引言

PCI（Peripheral Component Interconnect）总线，即外围部件互连总线，是一种先进的高性能32／64位地址数据复用局部总线。PCI总线与处理器和时钟频率无关，可以提供高达132MB／s的数据传送速率；它具有严格的规范，只要符合PCI规范的扩展卡插入任何PCI系统就能可靠地工作。但由于PCI总线协议的复杂性，其接口的实现比VESA、ISA和MCA等总线要困难得多。

目前，开发PCI接口设备有两种方法：一种方法是采用可编程逻辑芯片，它的最大好处是比较灵活，用户可以根据自己的需要开发出适合于特定功能的芯片，而不必实现PCI的全部功能。现在有许多生产可编程逻辑器件的厂商，如Xilinx的LogiCore和Altera的AMPP都提供经过严格测试的PCI接口功能模块，用户只要进行组合设计即可。另一种常用的方法是使用专用接口器件，通过专

用芯片可以实现完整的PCI主控模块和目标模块的功能，将复杂的PCI总线接口转换为相对简单的用户接口，用户只要设计转换后的总线接口即可。

专用接口芯片具有较低的成本和通用性，能够有效降低接口设计的难度，缩短开发时间。现有的PCI接口芯片主要有AMCC公司的AMCCS59xx系列和PLX公司的PCI90xx系列。在PLX系列产品中，PCI9052是一款常用的PCI总线目标接口芯片，该芯片最大的特色是带有一个ISA接口，通过它可以实现ISA总线到PCI总线的无缝连接，这为目前仍存在的ISA插件移植到PCI提供了极大的方便。

利用PCI9052的ISA模式进行PCI的开发可以简化设备开发过程，但难度还是较大。设计者不仅要理解掌握手册中的要点，还要学习硬件设计和软件设计的方法和过程。为了让大家能够系统地了解利用PCI9052的ISA模式进行PCI板卡开发的过程和方法，本文从硬件设计、配置寄存器的编写、板卡调试和驱动程序的编写等方面介绍了PCI9052的开发过程。

2PCI9052的ISA接口模式

2．1基本特点

PCI9052是PLX公司继PCI9050之后推出的低成本PCI总线接口芯片，它符合PCI2．1规范，可作为PCI总线目标设备实现基本的传送要求；它有5个局部地址空间和4个局部设备片选信号，局部总线与PCI总线时钟相互独立运行。通过配置EEPROM的内容可以将PCI9052设定为ISA接口模式，通过8位或16位内存或I／O映射可直接使PCI总线与ISA总线相连，从而将ISA总线快速地转换到PCI总线上。

在我们的数控测井系统中，原来的通信控制模块是基于ISA总线的插件，端口地址为0X100～0X10F，总线宽度是16位，可以实现输入输出，有中断功能。现在，我们利用PCI9052芯片的ISA模式对原来的板卡进行升级改造，使原来的板卡在做少量改动的情况下可以插在PCI总线插槽中正常工作。

2．2引脚介绍及连接

在不同的模式下，PCI9052的部分引脚有不同的定义和功能。工作在ISA模式下，其主要引脚如图1所示。

PCI9052硬件连接正确与否直接关系到芯片能否正常工作，某些引脚处理不当往往会引起芯片工作不正常或死机。在图1中，9052左上方的信号和PCI信号相连，左下方信号和串行EEPROM相连，右边的信号和局部总线信号相连，也就是和ISA总线信号相连。

PCI端主要信号完全符合PCI规范要求，直接和PCI总线上对应的引脚相连即可。 ISA端连接如下：在我们的板卡中由于只涉及到I／O，且为16位宽的数据，因此，MEMWR＃、MEMRD＃、SBHE＃和BALE信号可以不用。

LAD〔15：0〕是16位的数据总线。LA〔23：2〕和ISAA〔1：0〕共同组成ISA的地址总线，对于8位的数据总线，ISAA〔1：0〕相当于LA〔1：0〕，它们一起进行地址译码。而对于16位的数据线，每次读写两个字节，这时ISAA〔0〕不用，ISAA〔1〕和LA〔23：2〕一起进行地址译码。需要注意的是，并不是所有的地址线都要进行地址译码，这里要根据板卡上实际I／O口空间的大小选择译码地址线的数目。对于我们的板卡，LA〔3：2〕和ISAA〔1〕地址译码是必需的（ISAA〔1〕为低位），当然，所有的地址线都参加地址译码也是可以的。

IOWR＃和IOWD＃是局部端口读写信号。LCLK是ISA端时钟信号，按芯片要求外接8MHz的时钟。LRESET＃是9052芯片上电时PCI端复位后所发出的对ISA端进行复位的信号。在ISA模式下，该信号输出高有效。

LINTi1和LINTi2是局部总线中断输入信号，这里，我们只

用到LINTi1信号，由于9052内部没有对这两个信号进行上拉或下拉处理，因此，在外部将LINTi2上拉或下拉到一个确定的状态。

NOWS＃是无等待标志信号，此引脚上拉或接地可以减少等待的时钟数。LRDY＃是局部准备就绪信号，如果局部芯片没有提供该信号，一般对它进行下拉或接地处理。CHRDY是局部通道准备好信号，一般要进行上拉处理。LHOLD是局部总线请求信号，应该进行下拉或接地处理。MODE是模式选择信号，由于我们使用的是ISA非复用模式，因此该引脚接地。

在设计电路板时，要严格遵循PCI规范。电源和地线要尽可能宽且电源滤波要良好，在芯片的每个电源引脚最好接0．1μF的滤波电容。由于PCI时钟信号的一半要靠反射波来提升，因此，时钟信号CLK走线长度近似为2500 mil。prstn1和prstn2两者必须有一个接地，主板就是靠这两个信号来判断这个插槽上是否有卡的。用作上拉或下拉的电阻一般取值2．2 k欧姆即可。一般来说，PCI板卡推荐做4层板，其实只要布线合理做两层板也是可以的。

串行EEPROM端信号有以下几种：时钟信号（EECK）、读数据信号（EEDO）、写数据信号（EEDI）和片选信号（EESC），分别和EEPROM相应管脚相连即可。