APP下载
登录
近年来，随着现场可编程门阵列(FPGA)在雷达信号处理中的广泛应用以及FPGA芯片技术的发展，为大家提供了一种较好解决数字脉压的途径。其中，利用IP核设计FPGA数字系统成为一种趋势，这些知识产权核可以大大简化FPGA的设计，加快设计速度，缩短研发周期，而且经过不断的优化，IP核具有了更好的精度和更快的运算速度，实际的工程应用效果很好。
本文以此为出发点，对线性调频信号的脉冲压缩进行了研究，仿真，并提出了一种采用IP核设计脉冲压缩的方法。
1 线性调频信号的脉冲压缩
1.1 脉冲压缩的实现原理
脉冲压缩可以采用“共轭滤波器对”的匹配滤波法和相关处理法。匹配滤波法对应于频域相乘，相关处理法对应于时域卷积。依据傅里叶变换理论：时域卷积等效于频域乘积。因此这两种方法是等效的，只是一种方法在频域实现，而另一种方法在时域实现。考虑到运算量，工程上一般采用频域法，可以利用快速FFT算法提高计算速度，然后将雷达回波与匹配滤波系数的频域响应相乘，再经过IFFT处理得到脉冲压缩结果。匹配滤波系数只与发射信号有关，预先可知，一般预先算好。
1.2 线性调频信号的脉冲压缩
一般在时宽带宽积BT>30时，可以近似认为线性调频信号具有矩形振幅频谱，因此其匹配滤波器也应该具有矩形带通振幅特性。线性调频信号的匹配滤波器的近似频率特性可描述为：
可以看出，线性调频的脉冲压缩结果具有sine函数形状。主瓣宽度为1/B，第一旁瓣电平约为-13.2 dB。如果是多目标环境，较大的旁瓣会埋没附近的小目标信号，为了抑制旁瓣，可以采用加权技术。其实质就是对信号进行失配处理以抑制旁瓣，其副作用是使输出信号的主瓣降低并展宽。
1.3 理论仿真
设匹配滤波器的输入信号是线性调频I/Q基带信号，带宽为40 MHz，采样频率为100 MHz，脉冲宽度为6μs，信号幅度为1，通过Matlab对其进行脉冲压缩仿真。图1中是输入的I/Q基带信号波形以及脉压后的结果。从图中可以看到脉压后产生的窄脉冲，波形具有sine函数性质，除主瓣外，时间轴上还有延伸的一串副瓣;还可看出，经过海明加权后，第一副瓣比主瓣下降约40 dB，但主瓣宽度也有相应的展宽。如图2所示。
2 脉冲压缩系统设计
该系统的主要功能是对线性调频I/Q基带信号进行高速采集，然后在FPGA中实现线性调频信号的脉冲压缩，之后通过D/A变换器输出脉压结果，监测脉压后的波形。
热门文章
