本文介绍关于新型的芯片架构,将嵌入式磁存储芯片 STT-MRAM 应用于芯片架构设计中,与传统芯片架构相比较,能够降低芯片漏电流,减少芯片静态功耗，延长手持设备的在线工作时长,降低整体使用成本。

本方案的技术特征在于:

(1) 用兼容 SRAM 的嵌入式 STT-MRAM IP 取代传统的 SRAM 单元。SRAM-like 的总线接口信号包括片选 CS、写使能 WE、读使能 RE、输出使能信号 OE、复位 RST、时钟 CLK、地址线 A、数据输入线 DIN 和数据输出线 DOUT。除了一些串行配置接口之外,基本与 SRAMIP 的接口保持一致，非常便于 SOC 的系统集成。

如图 1 为应用嵌入式 STT-MRAM 之后的新型芯片架构示意图。

图 1 基于嵌入式 STT-MRAM 的新型芯片架构图

(2)嵌入式 eMRAM 的主要作用在于:取代片上的 sram 单元，用来保存系统交互数据和作为数据缓存。同时对于拥有 TCM (Tightly CoupledMemory)技术的 ARM 核来说,用一块贴近 ARM 的 MRAM ,可以用来存取指令,提升 CPU 取指令和执行的速度,进一步提升系统整体的性能。

(3)静态漏电流的显著降低。图 2 和图 3 描述了传统的带数据保持功能的 Memory ( RetentionMemory)和 eMRAM 的供电示意。

图 2 SRAM 供电网络示意

对于具有数据保持功能的 SRAM,本身带有两个电源,主电源和次电源。主电源给 SRAM 外围逻辑和读写电路供电，在进入低功耗模式时可以关闭。次电源对 SRAM 内部的数据锁存单元进行供电,一直保持开启，目的是在进入低功耗模式下保证 SRAM 原先存储的数据部分不丢失。因此对于 RetentionSRAM 中静态功耗的损耗主要是由内部数据保持单元的电源无法完全关断造成的。

对于 MRAM 来说，由于内部存储单元具备掉电不易失特性，因此当芯片进入低功耗模式时，MRAM 的电源 VDD 可以完全关断,因而 MRAM 存储部分的漏电流能够完全消失。与 SRAM 相比较，芯片在低功耗模式下的静态功耗会有明显降低。

采用基于 ARM Cortex-M3 内核的参考芯片设计进行了实验，该设计采用 4 块大小为 32kB 的单口双电源 Retention SRAM。基于 GlobalFoundaries 22nm FD-SOI 的工艺库评估显示,当芯片工作在 0.8V 标准电压，室温 25℃时,SRAM 部分的静态功耗为 0.175mW;当芯片工作在 50MHz 的工作频率时，采用 50%的翻转率进行估算,芯片的整体功耗为 3.83mW。如果采用本文提出的新型芯片架构，用 STT-MRAM 来替换 SRAM ,功耗能够降低约 5%左右。如果对于内部 SRAM 比例更大(约 30%-40%)的手机处理器来说,所节省的静态功耗会更明显,可以达到 8%-10%左右。

图 3MRAM 供电网络示意

基于嵌入式 STT-MRAM 的新型芯片架构,能够在先进工艺节点下在一定程度上降低芯片的漏电流及静态功耗,从而使手持式物联网设备获得较原来更长的在线工作时长,降低 TCO 成本并提升产品竞争力。其在功耗要求高的手持设备、可穿戴设备、物联网领域具备广泛的应用前景。