APP下载
登录
232电平或者说串口电平，（RS232）得电平，采用负逻辑，
－15v ~ －3v 代表1
＋3v ~ ＋15v 代表0
RS485电平
RS485电平 和RS422电平 由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B
发送端 AB间的电压差
＋2 ～ ＋6v 1
－2 ～ －6v 0
接收端 AB间的电压差
大于 ＋200mv 1
小于 －200mv 0
定义逻辑1为B>A的状态
定义逻辑0为A>B的状态
AB之间的电压差不小于200mv
TTL电平
TTL：Transistor-Transistor Logic 三极管结构。TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
5V TTL：
Vcc：5.0V；VOH>=2.4V；VOL<=0.5V；VIH >=2V；VIL <=0.8V。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
CMOS电平：
CMOS：Complementary Metal Oxide Semiconductor（PMOS+NMOS）。相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。
5.0V CMOS:
VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
LVDS电平：
LVDS：Low Voltage Differential Signaling
差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。
热门文章
