I2C总线规范-EDA365

接口总线驱动 > 总线 > 详情

发布时间：

1.硬件组成：时钟线：SCL。数据线：SDA。

2.硬件要求：由于I2C的设备为OD（Open Drain，开漏），故在总线上需要加上拉电阻。5V电路中一般使用5.1K的上拉电阻，3.3V电路中可以使用4.7K的上拉电阻。

3.数据速率：100kbps，400kbps，3.4Mbps。

4.通信起始条件：SCL高电平时，SDA发生下降沿跳转。

5.通信终止条件：SCL高电平时，SDA发生上升沿跳转。

6.ACK：在一个字节发送完成后，如果需要ACK，则在第9个时钟周期，发送设备释放SDA，由接受设备控SDA产生低电平的ACK。

6.数据主→从正常传输：①主寻址从，发送地址和写标识。②对应的从返回ACK。③主发送数据。④从返回ACK。。。。。。n。主终止或者重启通信

7.数据从→主正常传输：①主寻址从，发送地址和读标识。②对应的从返回ACK。③从发送数据。④主返回ACK。⑤从继续发送数据。⑥主返回ACK。。。。。。n。从发送数据。n+1。主不返回ACK。（表征主发送结束）n+2。主终止或者重启通信。

8.数据主→从未返回ACK：主终止传输或者开始新的传输。

9.数据从→主未返回ACK：从终止数据传输释放总线。

10.接收方需要等待才能继续接受数据：接收方将SCL拉低，此时发送方将等待SCL重新拉高后才继续发送数据。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

上一篇:I2C接口进入busy状态不能退出下一篇:I2C总线线路的走线方式

USB设备控制器端点缓冲区的优化技术设计