日前，英特尔召开技术架构日，在此次会议上，英特尔提出了六点新举措，以应对工艺制程放缓所带来的的影响。

英特尔的Tiger Lake公布：Willow Cove内核，Xe图形，支持LPDDR5。采用英特尔全新的 10nm SuperFin 工艺，因此频率更高，英特尔还为其加入了新的安全特性。采用了面积巨大的 LLC（L3 缓存）和非包含式的 L2 缓存，因此缓存变大了不少。

英特尔Xe LP集显公布：英特还公布了可实现全扩展的Xe图形架构，详细介绍了第一代英特尔Xe-LP集成显卡架构，其最高配置EU单元多达96组，并具有新架构设计，从而带来更高性能和更低能耗。显然，Xe-LP集成架构将为整个英特尔产品线在游戏上的表现带来巨大性能提升。但Xe-LP只是英特尔显卡战略的一部分。该公司还更新了更高级的Xe-HP架构，展示了将于2021年发布的视频编码技术。

英特尔Xe HPG游戏GPU：英特尔还介绍了Xe-HPG显卡架构，其将专门专注于游戏领域，并可能代表英特尔第一次尝试与AMD和英伟达在游戏用显卡领域进行竞争。Xe-HPG显卡将整合Xe架构的优势，有望提供光线追踪功能，将于明年开始上市。英特尔透露，它不会生产这些芯片，而是将它们外包给外部工厂。

英特尔10nm SuperFin技术，以及先进的封装路线：英特尔称10nm SuperFin是其历史上最大的单节点内性能提升。10nm SuperFin 技术拥有以下特点：

增强源极和漏极上晶体结构的外延长度，从而增加应变并减小电阻，以允许更多电流通过通道

改进栅极工艺以实现更高的通道迁移率，从而使电荷载流子更快地移动

提供额外的栅极间距选项可为需要最高性能的芯片功能提供更高的驱动电流

使用新型薄壁阻隔将过孔电阻降低了 30%，从而提升了互连性能表现

与行业标准相比，在同等的占位面积内电容增加了 5 倍，从而减少了电压下降，显著提高了产品性能。该技术由一类新型的 “高 K”（ Hi-K）电介质材料实现，该材料可以堆叠在厚度仅为几埃厚的超薄层中，从而形成重复的 “超晶格”结构。这是一项行业内领先的技术，领先于其他芯片制造商的现有能力。

先进封装向来被视为摩尔定律的“救星”，在不依赖工艺缩小的前提下，先进封装可以继续提升芯片的系统集成度。芯片的连接触电密度、单比特功耗、扩展性，是英特尔发展先进制程的主要指标。目前，英特尔已经形成了2.5D封装EMIB、3D封装Foveros，以及混合2D和3D封装的Co-EMIB等先进封装方案。在架构日，英特尔发布了“混合结合”技术，能够加速实现10微米及以下的凸点间距，较Fovreros 25-50微米的凸点间距有明显提升，并优化了互连密度、带宽和功率表现，进一步提升芯片系统的计算效能。

Alder Lake：第一款用于台式机的x86混合CPU，类似Arm的大小核。Alder Lake将会是英特尔第二款混合x86架构，据官方演进路线图显示，其中大核CPU是Golden Cove内核，小核心CPU是Gracemont架构。将采用10nm+工艺，预期21年正式面市，根据此前Lakefield的情况来看，Alder Lake应该会是继续配置与移动端设备。

Xe-HP和Xe-HPC GPU：Intel Xe HP是用于数据中心的GPU雄心壮志的基石，其4-tile变体的计算能力高达41 TFLOPS。Xe图形体系结构(您可以在我们的Xe LP Graphics概述中了解更多信息))的设计目标是从万亿级(即消费者级硬件)一直扩展到千万亿级(即超级计算机)，而英特尔Xe HP / HPC则紧随后者。基本设计由单个图块组成，这是英特尔公司专门用于矢量和矩阵计算的单片GPU的名称。我们将在稍后介绍规格，但重要的是，对于当前一代，它是通过EMIB(嵌入式多管芯互连桥)，对于未来的Xe HPC Ponte Vecchio，是通过Foveros(管芯堆叠)和Co-EMIB，英特尔可以从1块实施扩展到4块解决方案。由于具有高速互连，因此1块，2块和4块解决方案都显示为单个GPU实例，但后者的性能要高得多。

如果说英特尔现在需要一件事，那就是关于未来计划的一致信息。

英特尔最近宣布推迟其7nm节点的发布，在科技行业掀起了轩然大波，同时英特尔又一次为无法转移到更小、密度更大的工艺节点而苦苦挣扎，并且考虑采用台积电代工最新工艺，英特尔长期以来都被视为仅存的拥有先进工艺的IDM，并且是美国本土最后一家领先的芯片生产商。

英特尔首席执行官Bob Swan披露了这一消息，使该公司股价大跌，部分原因是人们感觉到英特尔没有找到应对的具体方案。此后不久，一次看似仓促的重组将其主要设计部门拆分为五个实体，而该公司的首席工程官Murthy Renduchintala则背了黑锅并且离职。

英特尔架构日上公布的一系列计划能否奏效？尽管还有很多问题没有得到解答，但英特尔的这次活动提供了一个迫切需要的保证，即英特尔有一系列计划，可以帮助它在7nm制程延迟的当下保持竞争力。

过去，英特尔10nm节点的类似问题突显出需要对其设计方法进行内部变革，以减少任何进一步破坏其流程路线图的影响。事实上，该公司两年前就制定了很多计划来处理这些类型的问题。

上次的架构日上，Murthy Renduchintala带来了Raja Koduri和Jim Keller。

如今，Jim Keller已经离职，留下Koduri完成英特尔两年前制定的六大支柱计划的剩余任务。