高通与法国一研究机构CEA-Leti达成合作,高通将利用Leti的技术开展3D集成芯片设计。
近年来,Leti一直致力于新的3D集成工艺技术研发,不过该有源层堆叠技术并不是三星、意法及TSMC所采用的TSV(过孔工艺)。
据Leti研究人员描述,该技术可以比传统平面工艺减少50%的面积,以及增加30%的运算速度。重要的是该技术可以采用标准的光刻工艺,因此可以节约新的设备购置费。
Leti和高通未来将合作评估该项技术。
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』