×
研发资源 > 标签 > 内核设计
|相关技术

基于FPGA的LVDS内核设计及其外围电路设计

 发布时间：2020-06-17
低压差分信号LVDS(Low Voltage Differential Signal)是由ANSI/TIA/EIA-644-1995定义的用于高速数据传输的物理层接口标准.它具有超高速(1.4Gb/s).低功耗及低电磁辐射的特性.是在铜介质上实现千兆位级高速通信 ...<全部>
  • 86
上一个 下一个
|最新活动
关于网站域名变更的重要通知

关于网站域名变更的重要通知
|相关标签
|热门文章
基于FPGA的LVDS内核设计及其外围电路设计

技术

硬件开发 EMC IC封装设计 射频RF 单片机IMCU 信号完整性 FPGA 电源 PCB设计 物联网 PCB工艺 PCBA

阅读

电子汇 最新资讯 EDA365原创吧

资源

公开课 研讨会 在线计算器

互动

论坛 外包
电巢APP下载电巢APP下载
关于我们 ｜ 手机版 ｜ EDA365电子论坛网 (粤ICP备18020198号)
GMT, 2020-03-13 09:00 , Processed in 0.109375 second(s), 13 queries , Gzip On.