时钟-EDA365

研发资源 > 标签 > 时钟

DS1091L 低成本时钟发生器

DS1091L是一款低成本的时钟发生器.输出频率由工厂预置到130kHz至66.6MHz.标称精度为±0.25%.器件可产生中心抖动或降频抖动扩频输出.具有引脚可选的抖动幅度和抖动速率.DS1091L采用8引脚µMAX®封装.设计采用3.0V...

模拟电路设计

|

发布时间：2020-07-06

为您的转换器选择正确的时钟(4)

预计结果正确设计适当的时钟电路是比较困难的任务.但只要牢记本文涵盖的各个方面.对实现成功的设计大有帮助.总之.宽带噪声必须适合所需的信噪比性能.时钟杂散必须适合所需的杂散输出水平.许多SW(软件)工具有助...

模拟电路设计

|

发布时间：2020-07-06

基于PIC单片机的电能表时钟误差分析仪的研究

1引言随着社会的发展.用电量增大.为提高用电效率.改善用电量不均衡的现象.国内各省市的电力部门己开始全面推出了复费率电能表.计量单位对复费率电能表检定的任务越来越繁重［1-2］.时钟的准确性是分时计量最...

嵌入式开发

|

发布时间：2020-07-03

嵌入式时钟管理器的设计方案与实现

目前.在嵌入式产品的研发中.低档微处理器软件多采用裸机开发模式实现.在这种开发模式中.常有如下需求:(1) 在经历特定的时间段后.执行特定操作;(2) 根据给定周期执行特定操作.传统的作法是利用前后台方式:设...

嵌入式开发

|

发布时间：2020-07-03

FPGA全局时钟资源相关Xilinx器件原语及使用

FPGA全局时钟资源一般使用全铜层工艺实现.并设计了专用时钟缓冲与驱动结构.从而使全局时钟到达芯片内部的所有可配置单元(CLB).I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小.为了适应复杂设...

嵌入式开发

|

发布时间：2020-07-03

GPS时钟系统输出及应用

GPS时钟系统是针对自动化系统中的计算机.控制装置等进行校时的高科技产品.GPS数字产品它从GPS卫星上获取标准的时间信号.将这些信息通过各种接口类型来传输给自动化系统中需要时间信息的设备(计算机.保护装置.故...

模拟电路设计

|

发布时间：2020-07-03

时钟-闹钟-时间控制器调节方法

时钟-闹钟-时间控制器调节方法一.功能:时钟显示小时.分钟;可调时钟控制输出;三次可调闹铃.二.调节方法:各种参数调节设定方法:第一步:按[功能"键.选择功能1.进入调节状态;第二步:重复按[参数"键.选择要调...

模拟电路设计

|

发布时间：2020-07-03

时钟-闹铃-控制电路

时钟闹铃控制电路说明:1.共阳极四位一体12引脚数码管引脚号是:将数码管的数字面朝向观察者.左下角是第1脚.逆时针方向依次是2.3.4.5.6.7.8.9.10.11.12 脚. 2.如果是单个的数码管或两位一体的数码管...

模拟电路设计

|

发布时间：2020-07-03

ADF4157在数字预失真时钟方案中的应用

在现代电子技术的设计与开发过程中. 特别是在通信.雷达.航空.航天以及仪器仪表等领域. 都需要进一步提高一系列高精度.高稳定度的频率源的频率精度. 频率合成器是无线通信设备中的一个重要组成部分. 其设计的...

模拟电路设计

|

发布时间：2020-07-03

时钟相位调整的简单电路

图3.23所示的电路.是一个16进制的反相器.用于产生30~160NS的延迟.每一级的延迟时间是5~35NS.具体数值由可变电阻的值决定.每一级的延迟时间不应该超过时钟周期的12%.以保重稳定工作.通过调整延迟级数(2或4)...

模拟电路设计

|

发布时间：2020-07-02

首页上一页 9 10 11 12 13 14 15 下一页尾页

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

|相关标签

|热门文章

PIC WWVB时钟设计

基于APIC时钟的嵌入式Linux内核实时化研究

时钟是优化电子消费产品音频性能的关键

一线式时钟芯片DS2417的原理与应用

多核DSP的多路同步时钟信号设计