触发器-EDA365

研发资源 > 标签 > 触发器

数字触发器原理与亚稳态特性

图3.29是一个简化的数字触发器原理图.在这个例子中.为放大器提供了对称的正.负电压.正反馈电路把电容C上的任何正电压驱动到电源正电压.或者把电容C上的任何负电压驱动到电源负电压.当用时钟驱动时.电路会稳定...

技术百科

|

发布时间：2020-06-12

不同类型触发器逻辑功能的函数描述方法

在数学上.我们有三种描述函数的方法:公式.表格和图形.同样.我们有三种描述触发器逻辑功能的方法.一是特性方程.二是特性表.三是状态转换图[图4.3.1.4.3.2. 4.3. 3.4.3.4] ...

技术百科

|

触发器
逻辑

发布时间：2020-06-04

通过双D触发器设计触摸开关电路

这是一个用4013组成的触摸开关电路.只要用手触摸一次开关即可接通.再触摸一次开关断开.由于CMOS电路的输入端均为场效应管结构.而场效应管是一种电压控制元件.它有极高的输入阻抗.约几十兆欧.它的输入端几乎不...

传感器技术

|

发布时间：2020-05-23

sql触发器的使用及语法介绍

触发器:是指触发器在数据库中发生DML事件时将启用.DML事件即指在表或视图中修改数据的insert.update.delete语句. a.在SQL SERVER 2008中.DML触发器的实现使用两个逻辑表DELETED和INSERTED.这两个表是建立...

放大器-比较器-模拟开关

|

发布时间：2020-05-22

触摸延时开关原理

开关虽然只是一个小物件.但对于我们的生活来说是非常重要的东西.如今随着科技的不断提高.开关也在不断创新.不知道大家是否听说过触摸延时开关.可能不少朋友家里都在使用这种开关吧!不过大家一定不了解它的原理...

电源硬件技术

|

发布时间：2020-05-20

Xilinx原语ODDR概述和使用

ODDR is Xilinx HDL Language Template.ODDR:Output Double Data Rate(DDR) .在介绍ODDR之前.我们先简单了解一下OLOGIC.OLOGIC块在FPGA内的位置紧挨着IOB.其作用是FPGA通过IOB发送数据到器件外部的专用同步...

可编程逻辑

|

发布时间：2020-05-16

基于AXI总线的未知信号频率测量

上一节我们体验了一把PS和PL是怎样联合开发的.这种ARM和FPGA联合设计是ZYNQ的精华所在.这一节我们实现一个稍微复杂一点的功能--测量未知信号的频率.PS和PL通过AXI总线交互数据.实现我们希望的功能.如何测量数字...

可编程逻辑

|

发布时间：2020-05-16

FPGA进行静态时序分析

1. 适用范围本文档理论适用于Actel FPGA并且采用Libero软件进行静态时序分析(寄存器到寄存器).2. 应用背景静态时序分析简称STA.它是一种穷尽的分析方法.它按照同步电路设计的要求.根据电路网表的拓扑结构.计...

可编程逻辑

|

触发器
FPGA

发布时间：2020-05-16

关于FPGA基础知识的一些科普问答

1:什么是同步逻辑和异步逻辑?同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起.并接在系统时钟端.只有当时钟脉冲到来时...

可编程逻辑

|

发布时间：2020-05-15

怎样利用FPGA设计一个跨时钟域的同步策略?

1 引言基于FPGA的数字系统设计中大都推荐采用同步时序的设计.也就是单时钟系统.但是实际的工程中.纯粹单时钟系统设计的情况很少.特别是设计模块与外围芯片的通信中.跨时钟域的情况经常不可避免.如果对跨时钟域...

可编程逻辑

|

发布时间：2020-05-14

首页上一页 10 11 12 13 14 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

CMOS触发器的结构与工作原理

用CD4017组成单稳态触发器

D触发器电路图

可抑制瞬态干扰的触发器

基本触发器功能的描述