赛灵思-EDA365

研发资源 > 标签 > 赛灵思

FPGA实战开发技巧(3)

5.3.1 综合工具XST的使用所谓综合.就是将HDL语言.原理图等设计输入翻译成由与.或.非门和RAM.触发器等基本逻辑单元的逻辑连接( 网表).并根据目标和要求( 约束条件) 优化所生成的逻辑连接.生成EDF 文件.XST 内...

嵌入式开发

|

FPGA
赛灵思

发布时间：2020-06-13

FPGA实战开发技巧(13)

5.7FPGA设计的IP和算法应用基于IP的设计已成为目前FPGA设计的主流方法之一.本章首先给出IP的定义.然后以FFTIP核为例.介绍赛灵思IP核的应用. 5.7.1IP核综述IP(Intelligent Property) 核是具有知识产权核的集成电...

嵌入式开发

|

发布时间：2020-06-13

FPGA实战开发技巧(11)

5.5.4 从串配置模式在串行模式下.需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA芯片.其模式选择信号M[2:0]=3`b111.典型的Spartan 3E系列FPGA单片配置电路如图5.5.11所示.DIN输入管脚...

嵌入式开发

|

FPGA
赛灵思

发布时间：2020-06-13

FPGA实战开发技巧(10)

5.5.3 SPI串行Flash配置模式1．SPI串行配置介绍串行Flash的特点是占用管脚比较少.作为系统的数据存贮非常合适.一般都是采用串行外设接口(SPI 总线接口).Flash 存贮器与EEPROM根本不同的特征就是EEPROM可以按字节...

嵌入式开发

|

发布时间：2020-06-13

FPGA实战开发技巧(9)

FPGA配置方式灵活多样.根据芯片是否能够自己主动加载配置数据分为主模式.从模式以及JTAG模式.典型的主模式都是加载片外非易失( 断电不丢数据) 性存储器中的配置比特流.配置所需的时钟信号( 称为CCLK) 由FPGA内部...

嵌入式开发

|

发布时间：2020-06-13

FPGA实战开发技巧(8)

5.4 大规模设计带来的综合和布线问题FPGA设计的时序性能是由物理器件.用户代码设计以及EDA软件共同决定的.忽略了任何一方面的因素.都会对时序性能有很大的影响.本节主要给出大规模设计中.赛灵思物理器件和EDA软...

嵌入式开发

|

发布时间：2020-06-13

转型后的赛灵思:成为全可编程公司.主打差异化.瞄准150亿广阔市场!

自从[兄弟公司"被英特尔收购后.仍是[单身贵族"的赛灵思的转型之路备受世人关注.前不久.赛灵思公司战略与市场营销高级副总裁Steve Glaser公开与媒体们见面.向大家解读了转型后的赛灵思在行业大趋势下的最新战略路...

技术百科

|

发布时间：2020-06-13

赛灵思Vivado开启未来十年全面可编程时代

赛灵思全球高级副总裁汤立人说.如果i'm lovin ' it让你想到麦当劳.以后我们希望您看到或者想到[All Programmable".你会想到赛灵思.更多关于专题内容.请访问:赛灵思 Vivado 专题Vivado IP集成器设计演示该视...

技术百科

|

发布时间：2020-06-13

赛灵思[授之以渔"理论:危机中如何巧降成本

瘦瘦高高的田耘是北京邮电大学研究生三年级学生.但他还有另外一个身份--北京Cylix通信设备有限公司研究中心主任. 去年9月.当别人还在忙着投简历之时.田耘的理想工作却已基本敲定.[我是Xilinx(赛灵思)大学...

技术百科

|

FPGA
赛灵思

发布时间：2020-06-13

赛灵思变革生态系统加速可编程平台主流应用进程

日前.全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )宣布. 为建立新的FPGA应用市场.赛灵思公司将通过其开放式平台以及对业界重要标准的支持变革生态系统.推动赛灵思联盟计划向纵深层次发展...

技术百科

|

发布时间：2020-06-13

首页上一页 12 13 14 15 16 17 18 下一页尾页

一颗引发行业变革的红外芯片

一颗引发行业变革的红外芯片

|相关标签

|热门文章

雪湖科技获全球自适应计算挑战赛亚军

在FPGA开发中尽量避免全局复位的使用？（4）

基于赛灵思FPGA的低成本MIPI接口IP

赛灵思 Virtex-6 HXT FPGA为光通信提供卓越的收发器性能

ADI牵手赛灵思，共建半导体生态链