赛灵思-EDA365

研发资源 > 标签 > 赛灵思

FPGA实战开发技巧(10)

5.5.3 SPI串行Flash配置模式1．SPI串行配置介绍串行Flash的特点是占用管脚比较少.作为系统的数据存贮非常合适.一般都是采用串行外设接口(SPI 总线接口).Flash 存贮器与EEPROM根本不同的特征就是EEPROM可以按字节...

可编程逻辑

|

发布时间：2020-05-16

Xlinx FPGA的DSP设计工具和设计流程

因为手上有一块Xilinx的Spartan--3E开发板.前些日子陆陆续续学习了ISE的一般工程开发.熟悉了Xilinx ISE 10.x的软件操作和开发板的使用.近来没有事情.于是乎.又把那开发板拿出来把弄把弄.开始学习Xilinx的FPGA...

可编程逻辑

|

发布时间：2020-05-16

FPGA实战开发技巧(9)

FPGA配置方式灵活多样.根据芯片是否能够自己主动加载配置数据分为主模式.从模式以及JTAG模式.典型的主模式都是加载片外非易失( 断电不丢数据) 性存储器中的配置比特流.配置所需的时钟信号( 称为CCLK) 由FPGA内部...

可编程逻辑

|

发布时间：2020-05-16

FPGA实战开发技巧(8)

5.4 大规模设计带来的综合和布线问题FPGA 设计的时序性能是由物理器件.用户代码设计以及EDA 软件共同决定的.忽略了任何一方面的因素.都会对时序性能有很大的影响.本节主要给出大规模设计中.赛灵思物理器件和EDA...

可编程逻辑

|

发布时间：2020-05-16

谈谈赛灵思的局部重配置技术

这里提到的局部重配置技术(Partial Reconfiguration) 是现场可编程门阵列(呵呵.就是FPGA了) 器件中的一部分.指的是在FPGA其他部分还在正常运行的情况下对其局部进行的重新配置.众所周知.硬件也可以像软件一...

可编程逻辑

|

FPGA
赛灵思

发布时间：2020-05-16

FPGA实战开发技巧(3)

5.3.1 综合工具XST的使用所谓综合.就是将HDL语言.原理图等设计输入翻译成由与.或.非门和RAM.触发器等基本逻辑单元的逻辑连接( 网表).并根据目标和要求( 约束条件) 优化所生成的逻辑连接.生成EDF 文件.XST 内...

可编程逻辑

|

FPGA
赛灵思

发布时间：2020-05-16

Xilinx中ise原语的使用

1.IBUFGDS输入全局时钟及DCM分频使用:IBUFGDS #(.DIFF_TERM("FALSE"), // Differential Termination (Virtex-4/5, Spartan-3E/3A).IOSTANDARD("DEFAULT") // Specifies the I/O standard for this buffer) IBUFGDS...

可编程逻辑

|

发布时间：2020-05-16

解密业界首款16nm产品核心技术

引言以赛灵思 20nm UltraScale 系列的成功为基础.赛灵思现又推出了全新的 16nm UltraScale+ 系列 FPGA.3D IC 和 MPSoC.凭借新型存储器.3D-on-3D 和多处理SoC(MPSoC)技术.再次领先一代提供了遥遥领先的价值优...

可编程逻辑

|

发布时间：2020-05-16

记利用compxlibgui工具编译Xilinx库

当ISE调用ModelSim进行仿真的时候.如果在FPGA设计中使用了Xilinx提供的的IP core或者其他的原语语句.ModelSim不添加Xilinx相应的库文件的话.是无法仿真的.或许是兼容性问题吧.安装完成后用ISE10.1自带的仿真器...

可编程逻辑

|

发布时间：2020-05-16

FPGA实战开发技巧(13)

5.7 FPGA设计的IP和算法应用基于IP的设计已成为目前FPGA设计的主流方法之一.本章首先给出IP的定义.然后以FFT IP核为例.介绍赛灵思IP核的应用.5.7.1 IP核综述IP(Intelligent Property) 核是具有知识产权核的集成...

可编程逻辑

|

发布时间：2020-05-16

首页上一页 25 26 27 28 29 30 31 下一页尾页

一颗引发行业变革的红外芯片

一颗引发行业变革的红外芯片

|相关标签

|热门文章

雪湖科技获全球自适应计算挑战赛亚军

在FPGA开发中尽量避免全局复位的使用？（4）

基于赛灵思FPGA的低成本MIPI接口IP

赛灵思 Virtex-6 HXT FPGA为光通信提供卓越的收发器性能

ADI牵手赛灵思，共建半导体生态链