pll-EDA365

研发资源 > 标签 > pll

|相关技术

查看更多 >>

STM32外部晶振8M更改为25M

发布时间：2024-07-26

注:修改F4去stm32f4xx.h/system_stm32f4xx.c , 修改F3去stm32f10x.h/system_stm32f10x.c修改的地方之一:stm32f4xx.h里面的HSE_VALUE.系统默认采用外部8M晶振.所以 #define HSE_VALUE ((uint32_t)8000000) . ...<全部>

单片机程序设计

|

83

ARM7单片机(学习ing)-(KZ).PLL(锁相环)-01

发布时间：2020-07-08

找了半天还是没有找到关于Proteus仿真LPC2106的频率设置~~还有就是暂时还看不懂Startup.s~~所以不知道它是怎么设置的~~不过这里先整理一下PLL~~PLL(锁相环):寄存器描述:a.PLLCON寄存器(PLLCON-0X301FC080)b.PL ...<全部>

单片机程序设计

|

59

TI推出可编程PLL时钟合成器

发布时间：2020-06-30

TI(德州仪器)推出1.8V可编程VCX01-PLL时钟合成器,CDCE913和CDCEL913均为基于PLL模块的.低成本.高性能的可编程时钟合成器.可以在单输入频率的不同频率下生成多达三个输出时钟.每一个输出均可以进行系统内编程. ...<全部>

DSP系统

|

TI
pll

129

ADI 推出新型微波 PLL 频率合成器

发布时间：2020-06-29

北京2011年10月28日电 /美通社亚洲/ -- Analog Devices, Inc. (ADI).全球领先的高性能信号处理解决方案供应商和 RF IC 领先者.最近推出一款 PLL(锁相环)频率合成器 ADF41020.它可以用在无线接收机和发射机的上 ...<全部>

分离器件设计

|

148

满足高性能和功效要求的单芯片CCM PFC及LLC组合控制器

发布时间：2020-06-22

计算机.服务器及平板电视向来是能效规范机构的重要目标.这些设备必须在满足高性能的同时符合最新能效要求.安森美半导体身为领先厂商.一直致力于推出符合最新能效规范的电源控制器.本文将介绍安森美半导体应用于 ...<全部>

集成电路

|

pll

60

LPC2103之PLL寄存器

发布时间：2020-06-22

LPC2103之PLL寄存器 /*****************************************************************// PLL操作相关的寄存器*****************************************************************/ #define PLLCON ...<全部>

单片机程序设计

|

35

SAM4E单片机之旅--10.UART与MCK之PLL

发布时间：2020-06-20

为使用更更高的波特率.则需要更更高的外设时钟的频率.这个时候就需要用到锁相环(PLL)了.锁相环可以对输入的时钟进行分频.升频后进行输出.MCK可以使用的锁相环为PLLA.而PLLA的输入时钟为MAINCK.本节将配置MC ...<全部>

技术百科

|

196

时钟电路-计算机的心脏

发布时间：2020-06-19

所有的数字电路都需要依靠时钟信号来使组件的运作同步.每单位时间内电路可运作的次数取决于时钟的频率.因此时钟运作的频率即被大家视为系统运作的性能指针.主机板时钟电路的需求熟悉硬件的读者应该都知道.主机板 ...<全部>

技术百科

|

21

采用PLL(锁相环)IC的频率N(1~10)倍增电路

发布时间：2020-06-19

电路的功能很多电路都要求把频率准确地倍增.使用PLL电路可很容易组成满足这种要求的电路.例如主振频率为1KHZ.若使用倍增器内插10个脉冲.可变成10KHZ的脉冲信号.在VCO中.即使主振频率发生变化.也能获得跟踪主 ...<全部>

技术百科

|

pll
计数器

131

Q2230+PLL实现的频率合成器

发布时间：2020-06-18

下图所示的是用Q2230激励锁相倍频系统实现的一个实际的频率合成器.系统时钟采用40 MHz.这样能输出DC-15 MHz.分辨率为0.01 Hz.电压峰一峰值为10 V的正弦波.谱纯度优于一70 dB.能输出DC-60 MHz的TTL信号.具有 ...<全部>

技术百科

|

7

上一个下一个

一颗引发行业变革的红外芯片

一颗引发行业变革的红外芯片

|相关标签

|热门文章

PLL锁相环的基本结构及工作原理

锁相环PLL的电路原理以及基本构成

以太网物理层芯片时钟同步PLL的设计方案

关于FPGA的三种电源需求浅析

时钟电路-计算机的心脏