赛灵思-EDA365

研发资源 > 标签 > 赛灵思

解密业界首款16nm产品核心技术

引言以赛灵思 20nm UltraScale 系列的成功为基础.赛灵思现又推出了全新的 16nm UltraScale+ 系列 FPGA.3D IC 和 MPSoC.凭借新型存储器.3D-on-3D 和多处理SoC(MPSoC)技术.再次领先一代提供了遥遥领先的价值优...

嵌入式开发

|

发布时间：2020-07-01

如何扩展 FPGA 的工作温度范围

部分应用要求电子产品运行的温度高于该器件规定的最高工作结温.油井摄像头设计就是一个很好的例证.任何电子器件的使用寿命均取决于其工作温度.在较高温度下器件会加快老化.使用寿命会缩短.但某些应用要求电子产...

嵌入式开发

|

发布时间：2020-07-01

如何用单个赛灵思FPGA数字化数百个信号

在新型赛灵思FPGA上使用低电压差分信号(LVDS).只需一个电阻和一个电容就能够数字化输入信号.由于目前这一代赛灵思器件上提供有数百个LVDS输入.理论上使用单个FPGA就能够数字化数百个模拟信号.我们团队近期探索...

嵌入式开发

|

发布时间：2020-07-01

典型的SDSoC设计开发的几个步骤

一个典型的SDSoC设计开发流程.包括以下几个步骤:用户定义开发应用所需的目标平台.用户基于C/C++设计和验证算法.用户根据系统特征描述确定性能瓶颈.然后进行软硬件分区.SDSoC将自动执行那些通过PL(可编程逻辑)...

嵌入式开发

|

发布时间：2020-06-30

如何将System generator与MATLAB进行匹配?

system generator是xilinx公司的系统级建模工具.它是扩展mathworks公司的MATLAB下面的simulink平台.添加了XILINX FPGA专用的一些模块.加速简化了FPGA的DSP系统级硬件设计. 但是对于初学者来说.不知道什么版本的...

嵌入式开发

|

发布时间：2020-06-30

如何使用Xilinx中ise原语?

1.IBUFGDS输入全局时钟及DCM分频使用:IBUFGDS#(.DIFF_TERM(FALSE), // DifferenTIal TerminaTIon (Virtex-4/5, Spartan-3E/3A).IOSTANDARD(DEFAULT) // Specifies the I/O standard for this buffer)IBUFGDS_inst ...

嵌入式开发

|

发布时间：2020-06-30

赛灵思隆重推出EasyPath-6 FPGA

赛灵思公司 (Xilinx, Inc. (NASDAQ: XLNX))日前宣布隆重推出EasyPath™-6 FPGA.该产品为高性能 FPGA 进入量产器件提供了六周内即可实现的总成本最低.风险最小的的解决方案. 在所有FPGA降低成本解决方案中转入量产...

DSP系统

|

FPGA
赛灵思

发布时间：2020-06-30

基于赛灵思FPGA的频率计设计

首先是将频率分频.产生1HZ频率.程序如下:--------------------------------------------------------------------- 说明: 分频模块.将标准输入频率分频为1HZ-- 文件: fenpin.vhd-- 作者:-- 日期: 2012/04/09-- ...

DSP系统

|

发布时间：2020-06-28

提升创造力的数字设计工具:FPGA Editor(08-100)

工程师在设计过程中.经常需要一定的创造力(不妨称之为数字管道胶带)才能够保证设计的顺利完成.过去8年时间里.我曾经目睹许多优秀工程师利用这一方法出色地完成了许多工作.而他们采用的最主要工具就是FPGA Editor...

模拟电路设计

|

发布时间：2020-06-28

Xilinx FPGA/Zynq设计中使用HLS实现OpenCV的开发流程

开源计算机视觉 (OpenCV) 被广泛用于开发计算机视觉应用.它包含2500多个优化的视频函数的函数库并且专门针对台式机处理器和GPU进行优化.Xilinx VivadoHLS高层次综合工具能够使用C/C++ 编写的代码直接创建RTL硬件....

嵌入式开发

|

发布时间：2020-06-24

首页上一页 4 5 6 7 8 9 10 下一页尾页

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

|相关标签

|热门文章

开启400G以太网：Spirent 400G以太网测试系统

Xilinx Zynq-7000助 Mobilicom 实现先进的点对点软件无线电

赛灵思ASIC级UltraScale架构要素及相关说明

FPGA设计小Tips：如何正确使用FPGA的时钟资源

Chipworks拆解基于台积电28nm HPL工艺的赛灵思Kintex