FPGA-EDA365

研发资源 > 标签 > FPGA

RocketIO GTX 收发器

在最高的线路速率下实现串行协议Virtex™-5FPGA系统连接功能技术为在芯片.电路板和系统之间建立高速.高带宽连接提供了性能最高的解决方案.用于千兆位级串行收发器设计的 RocketIO™ GTX 收发器和用于并行 I/O 的公...

嵌入式开发

|

发布时间：2020-07-06

基于FPGA的机器人视觉系统模块的设计

一.概述视觉技术是近几十年来发展的一门新兴技术.机器视觉可以代替人类的视觉从事检验.目标跟踪.机器人导向等方面的工作.特别是在那些需要重复.迅速的从图象中获取精确信息的场合.尽管在目前硬件和软件技术条...

嵌入式开发

|

发布时间：2020-07-06

基于FPGA的数字波束形成技术的工程实现

数字波束形成技术充分利用阵列天线所获取的空间信息.通过信号处理技术使波束获得超分辨率和低副瓣的性能.实现了波束的扫描.目标的跟踪以及空间干扰信号的零陷.因而数字波束形成技术在雷达信号处理.通信信号处理...

嵌入式开发

|

发布时间：2020-07-06

基于FPGA的数字式心率计的设计实现

心率计是常用的医学检查设备.实时准确的心率测量在病人监控.临床治疗及体育竞赛等方面都有着广泛的应用.心率测量包括瞬时心率测量和平均心率测量.瞬时心率不仅能够反映心率的快慢.同时能反映心率是否匀齐,平均...

嵌入式开发

|

发布时间：2020-07-06

数字悬浮控制系统中的降噪方法及FPGA实现

在磁浮列车的工程实践中.电磁噪声的存在明显降低了悬浮控制系统的性能.导致列车转向架振动.同时电磁铁因为电流变化迅速会产生很大的噪声.因而必须采取措施减小噪声的影响.但是.一般的滤波器设计并不能很好地解...

嵌入式开发

|

发布时间：2020-07-06

可编程逻辑器件设计技巧

1．用Altera_Cpld作了一个186(主CPU)控制sdram的控制接口, 发现问题:要使得sdram读写正确, 必须把186(主CPU)的clk送给sdram, 而不能把clk经cpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有...

嵌入式开发

|

发布时间：2020-07-06

用最新工具解决FPGA设计中的时序问题

耗费数月精力做出的设计却无法满足时序要求.这确实非常令人伤心.然而.试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神.找到并确定时序约束本身通常也是非常令人头痛的问题.时序问题的恼人之...

嵌入式开发

|

发布时间：2020-07-06

用低成本FPGA实现低延迟变化的CPRI

引言无线TEM(电信设备制造商)正受到布署基站架构的压力.这就是用更小体积.更低功耗.更低制造成本来建立.部署和运营.达到此目的的关键策略是从基站中分离出RF接收器和功率放大器.用它们来直接驱动各自的天线...

嵌入式开发

|

发布时间：2020-07-06

用低成本FPGA实现Femtocell基带架构

过去的25年里.FPGA在无线基础设施的开发和部署中扮演了重要的角色.无线设备市场跨越了大批量FPGA生产与小批量ASIC生产之间的沟壑.基站成了历史的分界点.因为基站的升级和大规模部署所需器件量可达数万乃至数十万...

嵌入式开发

|

发布时间：2020-07-06

用FPGA实现TETRA数字集群通信系统语音信道编码中的交织器

交织技术能很好地纠正信息传输过程中出现的突发性错误.在数字信息传输系统中得到了广泛应用.本文将在讨论信息产业部重点支持发展的TETRA数字集群通信系统语音信道编码结构和流程的基础上.重点研究交织技术在其语...

嵌入式开发

|

发布时间：2020-07-06

首页上一页 112 113 114 115 116 117 118 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

利用FPGA新特性实现高可靠性汽车系统设计

如何将MCU应用到FPGA中：具体操作(3)

机器学习的第二阶段：推理

Xilinx FPGA全局时钟和第二全局时钟资源的使用方法

数字图像倍焦系统设计与实现综合实例之：设计需求分析与芯片选型