ISE-EDA365

研发资源 > 标签 > ISE

|相关技术

查看更多 >>

FPGA开发:时序分析中的基本概念和术语

发布时间：2022-08-04

前言前面通过Xilinx FPGA／Vivado开发教程第一讲内容.简单介绍了Vivado设计套件.这为由ISE开发环境转向Vivado的开发者提供了一个参考.具体用哪种开发平台并不重要.用哪种硬件描述语言(HDL)也不是很重要 ...<全部>

嵌入式开发

|

195

ISE 设计套件11.1 简介

发布时间：2020-07-09

ISE® 设计套件11.1版本(ISE™ Design Suite 11.1)在为嵌入式.DSP和逻辑设计人员提供FPGA设计工具和IP产品方面确立了业界新标准.作为赛灵思目标设计平台战略的一个重要里程碑.最新版ISE® 设计套件11.1的推出可支 ...<全部>

可编程逻辑

|

110

基于FPGA的精密离心机光栅信号细分系统

发布时间：2020-07-06

在航空.航天领域中的一些应用于惯性测试的精密离心机.其转速信号通常是由分体式光栅测量系统输出的光栅信号经过具有细分.辨向.整形功能的电子系统后而得到的.该光栅信号通常具有两个功能:送给转速测量仪测量离 ...<全部>

嵌入式开发

|

181

如何在EDK中使用自己的 IP核?

发布时间：2020-07-01

如何在EDK中使用自己的IP核呢? 这是很多人梦寐以求的事情.然而在EDK以及ISE的各种文档中对此却遮遮掩掩.欲语还休.在以往的设计中.无论是简单的IPIF.还是要在EDK中开放的IP核中增加自己的一些修改.曾经很是苦 ...<全部>

嵌入式开发

|

120

基于点判决域的多模盲均衡算法及其FPGA实现

发布时间：2020-06-29

摘要:恒模算法无法克服信号的相位失真问题.且稳态误差大,修正恒模算法可以恢复信号相位.但均衡器收敛后.稳态误差依然很大.针对这一问题.提出一种基于点域判决的多模盲均衡算法.算法利用信号的判决值.在不 ...<全部>

嵌入式开发

|

78

基于点判决域的多模盲均衡算法及其FPGA实现

发布时间：2020-06-28

盲均衡由于无需使用训练序列.有效地提高了频带利用率.因而在高速卫星通信系统中得到了广泛应用.在各种盲均衡算法中.恒模算法CMA(Constant Modulus Algorithm)[1]因其实现简单.性能稳定而备受重视.CMA只利用了 ...<全部>

DSP系统

|

40

赛灵思发布 ISE 13.4 设计套件

发布时间：2020-06-20

2012 年 1 月 20 日.中国北京 - 全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出 ISE® 13.4设计套件.该设计套件可提供对 MicroBlaze™ 微控制器系统 (MCS) 的公共访问功能.面向 28 ...<全部>

技术百科

|

88

FPGA设计开发软件ISE使用技巧之:典型实例-ChipScope功能演示

发布时间：2020-06-18

6.8 典型实例11:ChipScope功能演示6.8.1 实例的内容及目标1.实例的主要内容本节通过一个简单的计数器.使用ChipScope的两种实现流程.基于Xilinx开发板完成设计至验证的完整过程.本实例的工作环境如下.· 设计软件 ...<全部>

嵌入式开发

|

FPGA
ISE

141

基于ISE设计提供低功耗FPGA解决方案

发布时间：2020-06-18

从Xilinx公司推出FPGA二十多年来.研发工作大大提高了FPGA的速度和面积效率.缩小了FPGA与ASIC之间的差距.使FPGA成为实现数字电路的优选平台.今天.功耗日益成为FPGA供应商及其客户关注的问题.降低FPGA功耗是降低 ...<全部>

嵌入式开发

|

FPGA
ISE

150

常见问答:关于ISE设计套件11.1

发布时间：2020-06-16

1)赛灵思今天将宣布推出何种产品?推出业界领先的FPGA设计环境的最新版ISE? 设计套件 11.1 (ISE? Design Suite 11.1).可为赛灵思 (Xilinx) 目标设计平台 (Targeted Design Platforms) 提供可编程基础的主要部分.该 ...<全部>

嵌入式开发

|

188

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

常见问答:关于ISE设计套件11.1

FPGA设计开发软件ISE使用技巧之:典型实例-ChipScope功能演示

ISE中的Verilog Test Fixture类型的.v文件为啥在Implementation中显示?如何修改?

夏宇闻老师谈FPGA工程师的入门学习

ISE约束导入vivado总共分几步