ISE® 设计套件11.1版本（ISE™ Design Suite 11.1）在为嵌入式、DSP和逻辑设计人员提供FPGA设计工具和IP产品方面确立了业界新标准。作为赛灵思目标设计平台战略的一个重要里程碑，最新版ISE® 设计套件11.1的推出可支持更简单、更智能的设计方法。这主要是通过以下几个方面的独特组合实现的：

      基于用户群体而优化的多种配置版本 － 赛灵思设计工具和IP提供了四种不同的针对特定领域（或设计人群）优化的版本，提供基于特定领域所熟悉的设计方法，可以大大提高设计人员的生产力。

      改进了Project Navigator 和 System Generator for DSP、Platform Studio (EDK) 和 Core Generator™ System之间的交互通信 - ISE设计套件能够更好地处理源文件和约束文件，不需要用户的专门干预，在基础工具和领域优化的工具之间提供了更加无缝的设计流程。
突破性的生产力、功耗和性能优势 － ISE设计套件可将基于Virtex®-5 和 Spartan®-3 FPGA的设计所需要的开发周期缩短多达50%，动态功耗降低10%，工具运行速度达到原来的两倍。同时还支持先期使用客户现在就可以采用新一代Virtex-6 和 Spartan-6器件基础之上的目标设计平台开始新设计。

      采用业界标准的流动或结点锁定许可证从而提供了更大的灵活性－ 新采用的FLEXnet许可管理技术允许流动许可证通过网络在多个用户间方便地共享。这也就意味着多名设计人员组成的团队可以降低其项目成本。FLEXnet许可管理技术实现单个软件许可满足多个不同用户需要。[page]

ISE设计套件： 逻辑版本（Logic Edition）

      ISE设计套件： 逻辑版本支持快速访问和使用从前端直到后端的完整FPGA设计流程，提供的工具和基础IP覆盖设计输入、引脚分配、综合、验证（包括片上调试）、实施、布局/分析、位流生成以及器件编程功能。

      ISE设计套件逻辑版本包括：

• ISE Foundation™ 软件
• ISE Simulator
• PlanAhead™ 设计分析工具
• ChipScope™ Pro Analyzer 
• ChipScope Pro Serial I/O Toolkit
• Base-level IP

与ISE设计套件先前版本相比运行速度更快：

赛灵思综合技术          –   速度是原来的两倍
ISE Simulator          –   速度最高是原来的4倍
布局和布线                –  平台为原来的两倍
SmartGuide™ 技术   –  平均提高两倍
SecureIP                 –  对PowerPC®， MGT, 和 PCIe® 仿真速度是原来的两倍以上：
                               -   Mentor ModelSIM 6.4b 及更高版本
                               -   Cadence NCSim 8.1 S009 及更高版本
                               -   Synopsys VCS-MX 2008.09 及更高版本

      多处理器支持 - ISE设计套件支持多线程布局布线。此外，SmartXplorer 支持计算场系统（负载均衡功能以及Sun计算网格引擎），从而能够让用户每天完成更多次设计反复，更高效地试探多种选择以获得尽可能高质量的设计结果（QoR）。

      第二代SmartGuide 技术 - 在对非关键路径之外的部分进行小的设计更改时，用户可以将重新实施的部分限制在受影响的区域。这即实现了业界最快速的设计反复，同时也极大降低了设计流程后期的设计风险。

      PlanAhead 设计分析工具包含在所有ISE设计套件版本和 ISE WebPACK中 - PlanAhead工具理顺了FPGA设计流程，其无与伦比的布局规划和设计分析功能可帮助用户更快速地将产品从设计推向市场并获得最优的设计结果。

      利用PlanAhead工具一键插入ChipScope Pro内核 - 允许用户利用方便的PlanAhead 图形化工具界面插入ChipScope探头内核，这样他们就可以将更多时间用于设计方法而非工具本身，从而大大提升生产力。

      高级优化技术和功耗估算工具可将动态功率降低10% - 逻辑重新综合在Placer中利用全局时钟缓冲器来代替大扇出寄存器时钟，减少了开关单元和时钟门控的数量。 无向量功率估算和更高的功率估算精度简化了尽早制定功率预算的过程。

      综合功能的改善 - 综合方面进行诸多改善，例如更好地处理BRAM字节写入使能模式，改善双端口BRAM的处理，更好地吸收DSP模块寄存器以提高面积利用率并提高性能。

      存储器占用改善 - 综合和实现流程的优化可将存储器利用率提高28%（对于200K逻辑单元以上的设计改善超过30%）。[page]

ISE设计套件：DSP 版本（DSP Edition）

      ISE设计套件：DSP版本除了基础FPGA设计工具和技术提供了针对DSP算法、系统和硬件开发人员需求而优化的DSP开发工具和IP。

      ISE设计套件： DSP 版本包括：

• ISE设计套件：逻辑版本中的所有工具、IP和技术
• System Generator for DSP
• AccelDSP™ 综合工具
• DSP专用 IP

      扩展平台支持 - 支持在Red Hat Enterprise Linux 4 WS (32 and 64 bit)上运行System Generator for DSP 和MATLAB® R2008b软件，设计人员能够更好地利用可用的资源。 支持Linux还方便了企业为有大量客户的企业采用集中服务器部署方式。在System Generator中采用最大规模器件的客户现在可以通过64位OS访问更大存储器。

      System Generator与SDK集成 - System Generator for DSP和软件开发套件(SDK)的更紧密集成支持算法开发人员利用SDK软件开发环境完成设计中面向嵌入式处理器的部分。

      扩展AccelDSP LogicCore映射 - 在RTL 生成过程中，AccelDSP现在可以利用Core Generator系统中的LogiCORE™ IP。每个操作府都针对目标器件优化。这一过程保证了到目标硬件资源的映射。这样与前一个主要版本相比，除了Fmax性能提高一倍以外，还可以获得更高性能并减少面积操作符。

      AccelDSP综合工具提供更多报告 - 报告列出了所有操作符、输入和输出位宽度、流水线延迟以及LogiCORE映射是否用于特定的模块，从而可进一步提高生产力和设计结果质量。[page]

ISE设计套件： 嵌入式版本 （Embedded Edition）

      ISE设计套件：嵌入式版本提供的嵌入式开发工具和IP专门针对需要在设计中采用嵌入式处理器的开发人员需求而优化。此外，嵌入式版本还包括了基础FPGA设计工具和技术。

      ISE设计套件：嵌入式版本包括：

• ISE设计套件：DSP版本中的所有工具、IP和技术
• 嵌入式开发套件（EDK）和Platform Studio
• 包括MicroBlaze™ 软内核处理器在内的嵌入式专用IP

      独立软件开发套件（SDK） - 嵌入式处理器软件开发环境现在可做为独立产品提供。 SDK 为软件开发人员提供了功能丰富的SDK 代码编辑器和编译环境、源代码版本管理以及与嵌入式目标无缝连接的调试和建模功能。

      改进了EDK与 ISE Project Navigator的集成 - Project Navigator与EDK更好的互操作性支持更无缝的开发环境。

      利用Base System Builder (BSB)创建多内核设计- 用户现在可以在Base System Builder内创建采用双硬和/或软内核处理器的嵌入式设计。 与此前版本的EDK相比，BSB为设计人员提供了一个更为自动化的方式在设计中使用多处理器。

      多端口存储器控制器（MPMC）v5 - SDMA缩小了MPMC的规模，特别是对于Spartan Generation FPGA器件可以减少器件面积的使用。

      MicroBlaze处理器改进 - 减小面积需求，特别是针对LUT-6架构的设计。[page]

ISE设计套件：系统版本（System Edition）

      ISE设计套件：系统版本提供了完整的设计解决方案，支持从针对逻辑设计输入和实现的基础级设计产品直到DSP和嵌入式领域优化产品的所有设计方法。

      ISE设计套件：系统版本包括ISE设计套件逻辑、DSP和嵌入式三个版本中包括的所有工具、技术和IP。具体包括：

• ISE Foundation with ISE Simulator
• PlanAhead 设计和综合工具
• ChipScope Pro
• ChipScope Pro Serial I/O Toolkit
• 嵌入式开发套件 (EDK)
• 软件开发套件 (SDK)
• System Generator for DSP
• AccelDSP 综合工具