FPGA-EDA365

研发资源 > 标签 > FPGA

FPGA通过以太网与PC机通信完整方案

一.简介使用以太网接口实现PC和FPGA的通信.相对于串口而言.具有更高的传输速度.采用以太网接口的目的在于.在一定技术要求下.实现P...

嵌入式开发

|

发布时间：2020-06-13

FPGA设计频率计算方法

我们的设计需要多大容量的芯片?我们的设计能跑多快?这是经常困扰工程师的两个问题.对于前一个问题.我们可能还能先以一个比较大的芯片实现原型.待原型完成再选用大小合适的芯片实现.对于后者.我们需要一个比较...

嵌入式开发

|

发布时间：2020-06-13

FPGA设计需注意的方方面面

不管你是一名逻辑设计师.硬件工程师或系统工程师.甚或拥有所有这些头衔.只要你在任何一种高速和多协议的复杂系统中使用了FPGA.你就很可能需要努力解决好器件配置.电源管理.IP集成.信号完整性和其他...

嵌入式开发

|

PCB
FPGA

发布时间：2020-06-13

FPGA设计流程及其布线资源解析

1.电路设计与输入电路设计与输入是指通过某些规范的描述方式.将工程师电路构思输入给EDA工具.常用的设计方法有硬件描述语言(HDL)和...

嵌入式开发

|

发布时间：2020-06-13

FPGA设计异步复位同步释放有讲究

异步复位同步释放首先要说一下同步复位与异步复位的区别.同步复位是指复位信号在时钟的上升沿或者下降...

嵌入式开发

|

发布时间：2020-06-13

FPGA设计开发软件Quartus II的使用技巧之: 编译及仿真工程

5.6编译及仿真工程5.6.1编译编译的步骤如下.(1)首先把顶层模块设置为Top-Level Entry.如图5.15所示.(2)选择[processing"菜单的[S...

嵌入式开发

|

发布时间：2020-06-13

FPGA设计开发软件Quartus II的使用技巧之: 约束及配置工程

5.7约束及配置工程设计好工程文件后.首先要进行工程的约束.约束主要包括器件选择.管脚分配及时序约束等.时序约束属于较为高级的应用.通过时序约束可以使工程设计文件的综合更加优化.下面对这几种约束方式进行...

嵌入式开发

|

发布时间：2020-06-13

FPGA设计开发软件Quartus II的使用技巧之: 创建工程设计文件

5.5创建工程设计文件5.5.1创建工程QuartusII软件将工程信息存储在QuartusII工程配置文件中.如表5.1所示.它包含有关QuartusII工程的所有信息.包括设计文件.波形文件.SignalTap®II文件.内存初始化文件以及构成工...

嵌入式开发

|

发布时间：2020-06-13

FPGA设计开发软件Quartus II的使用技巧之: 典型实例-SignalTap II功能演示

5.10典型实例9:SignalTapII功能演示5.10.1实例的内容及目标1．实例的主要内容本节旨在通过给定的工程实例--[正弦波发生器"来熟悉AlteraQuartusII高级调试功能SignalTapII和IntentMemoryContentEditor的使用方法.同...

嵌入式开发

|

发布时间：2020-06-13

FPGA加速三维CT图像重建

计算机断层成像技术CT(Computed Tomography)作为一种新型的成像方式已经被广泛应用于医学.工业等领域.三维CT相对于传统二维CT有空间分辨率高.各向同性的优势[1].但是由于三维图像重建运算量大.重建时间长的问题...

嵌入式开发

|

发布时间：2020-06-13

首页上一页 315 316 317 318 319 320 321 下一页尾页

从依赖进口到自主创新：AI 电子设计系统如何重塑 EDA 全流程

从依赖进口到自主创新：AI 电子设计系统如何重塑 EDA 全流程

|相关标签

|热门文章

何绪金：如何应用HLS技术加速FPGA逻辑开发

基于FPGA的高频率ADC的实现

基于FPGA的手机控制智能密码锁的设计与实现

Achronix和BittWare推出采用Speedster7t系列FPGA的加速卡

专注于AI核心算法及专用芯片，“深思考”想用IDeepWise打造人工智能机器大脑