FPGA-EDA365

研发资源 > 标签 > FPGA

让DSP工程师转行FPGA开发的两大理由

FPGA能为今天许多需要DSP功能的复杂应用提供快速.低成本的解决方案.不过.许多DSP工程师在传统上擅长软件开发.当涉及到硬件时他们可能就不知道该从何下手.基本上.有三种设计方法供DSP工程师加以考虑:采用知识...

可编程逻辑

|

FPGA
DSP

发布时间：2020-05-15

一个合格FPGA 工程师的基本要求

一个合格的FPGA工程师需要掌握哪些知识?这里根据自己的一些心得总结一下.其他朋友可以补充啊.1.Verilog语言及其于硬件电路之间的关系.2.器件结构(最好熟练掌握Spartan3.Vertix4系列的器件结构.及其资源于Veri...

可编程逻辑

|

FPGA
verilog

发布时间：2020-05-15

ARM.DSP.FPGA的区别是什么?

ARM(Advanced RISC Machines)是微处理器行业的一家知名企业.设计了大量高性能.廉价.耗能低的RISC处理器.相关技术及软件.ARM架构是面向低预算市场设计的第一款RISC微处理器.基本是32位单片机的行业标准.它提...

可编程逻辑

|

发布时间：2020-05-15

七点入手让你快速掌握FPGA开发

任何一个硬件工程师对FPGA都不会陌生.就好比C语言对于软件工程师来说是必修课程一样.只要是电子相关专业的学生.都要学习可编程逻辑这门课程. FPGA的英文全称是Field Programmable Gate Array.即现场可编程门阵...

可编程逻辑

|

发布时间：2020-05-15

用Verilog语言实现奇数倍分频电路3分频.5分频.7分频

分频器是FPGA设计中使用频率非常高的基本设计之一.尽管在目前大部分设计中.广泛使用芯片厂家集成的锁相环资源.如赛灵思(Xilinx)的DLL.来进行时钟的分频.倍频以及相移.但是对于时钟要求不高的基本设计.通过语...

可编程逻辑

|

发布时间：2020-05-15

FPGA/CPLD设计小技巧

这是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 .可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时钟缓...

可编程逻辑

|

FPGA
cpld

发布时间：2020-05-15

大唐电信FPGA/CPLD数字电路设计经验分享(5)

2.6.3 多级逻辑时钟当产生门控时钟的组合逻辑超过一级(即超过单个的[与"门或[或"门)时.证设计项目的可靠性变得很困难.即使样机或仿真结果没有显示出静态险象.但实际上仍然可能存在着危险.通常.我们不应该用多级...

可编程逻辑

|

发布时间：2020-05-15

FPGA开发与学习连载4

组合逻辑1.敏感变量的描述完备性Verilog中.用always块设计组合逻辑电路时.在赋值表达式右端参与赋值的所有信号都必须在always @(敏感电平列表)中列出,always中if语句的判断表达式必须在敏感电平列表中列出.如果...

可编程逻辑

|

FPGA
verilog

发布时间：2020-05-15

影响FPGA设计周期生产力的最大因素是什么?

提高FPGA设计生产力的工具.技巧和方法.影响FPGA设计周期生产力的最大因素是什么?许多设计人员的答案是.时序收敛是影响产品设计走向市场的关键.高效实现时序收敛.获得可信的结果是每一位设计师的梦想.然而.这...

可编程逻辑

|

发布时间：2020-05-15

在FPGA开发中尽量避免全局复位的使用?(2)

在Xilinx 的FPGA器件中.全局的复位/置位信号(Global Set/Reset (GSR))(可以通过全局复位管脚引入)是几乎绝对可靠的.因为它是芯片内部的信号.如果所有的触发器都使用这一全局复位信号.则GSR信号将形成一个高...

可编程逻辑

|

FPGA

发布时间：2020-05-15

首页上一页 444 445 446 447 448 449 450 下一页尾页

万企云聘| 00后专属赛博招聘趴！

万企云聘| 00后专属赛博招聘趴！

|相关标签

|热门文章

FPGA协处理器的优势

MPEG-2复用器PSI信息分析部分的FPGA实现

结合FPGA与DSP实现对高速中频采样信号处理平台的设计详解

FPGA在数字式心率计的解决方案

基于DSP和FPGA的电视观瞄系统设计