FPGA-EDA365

研发资源 > 标签 > FPGA

FPGA全局时钟和第二全局时钟资源的使用方法

目前,大型设计一般推荐使用同步时序电路.同步时序电路基于时钟触发沿设计,对时钟的周期.占空比.延时和抖动提出了更高的要求.为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达...

可编程逻辑

|

发布时间：2020-05-15

Verilog设计中的一些避免犯错的小技巧

这是一个在设计中常犯的错误列表.这些错误常使得你的设计不可靠或速度较慢.为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查.可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时钟...

可编程逻辑

|

FPGA
verilog

发布时间：2020-05-15

基于FPGA的疲劳驾驶检测报警系统

本系统是针对现有市场上销售的车辆多注重于事故发生时对人身安全的保障(如安全气囊等).忽略了防范事故于未然的考虑而提出的.基于FPGA的司机眼球跟踪疲劳报警系统可以很好的解决上述问题.且相较于传统的DSP实现...

传感器分类

|

发布时间：2020-05-15

赛灵思Verilog(FPGA/CPLD)设计技巧

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 .可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时钟...

可编程逻辑

|

发布时间：2020-05-15

多核处理器会取代FPGA吗?

有人认为诸如图形处理器(GPU)和Tilera处理器等多核处理器在某些应用中正逐步替代现场可编程门陈列(FPGA).理由是这些多核处理器的处理性能要高很多.例如.由于GPU起初主要负责图形绘制.因此.其尤其善于处理单...

可编程逻辑

|

发布时间：2020-05-15

说说赛灵思(Xilinx )的FPGA 高速串行收发器

赛灵思(Xilinx)公司FPGA器件的高速串行收发器类别如下:GTP for Virtex-5 devices;GTX for Virtex-6 LXT and SXT devices;GTH for Virtex-6 HXT devices.针对Virtex-6系列XC6VLX130T芯片来说.其高速串行收发器为G...

可编程逻辑

|

发布时间：2020-05-15

在FPGA开发中尽量避免全局复位的使用?(4)

如何自动覆盖99.99%的情况当一个Xilinx的FPGA芯片被重新配置时.每一个单元都将被初始化.如图6所示.在某种意义上讲.这是一个上电之后的[终极的"全局复位操作.因为它不仅仅是对所有的触发器进行了复位操作.还初...

可编程逻辑

|

发布时间：2020-05-15

在FPGA开发中尽量避免全局复位的使用?(3)

全局复位对时序的要求真的很关键吗?好消息是.在绝大多数设计中(白皮书说是超过99.99%?应该是老外写文档的习惯吧).复位信号的时序是无关紧要的--通常情况下.大部分电路都能够正常工作.然而.只要你曾经遇到过...

可编程逻辑

|

发布时间：2020-05-15

基于FPGA的交流电机驱动器的电流控制器1

摘要:本文的主要目的在于讲述在数字控制器中使用FPGA作为组成部分的好处.出于这个目的.各种应用于直流电机驱动器的电流控制技术得到了设计和实施.它们包括开关电流控制器.比例积分电流控制器.预测电流控制器....

可编程逻辑

|

发布时间：2020-05-15

一种基于FPGA的PXA270外设时序转换接口设计

1 引言ARCNET协议应用于高速动车组列车通信网络时.产生中央控制单元处理器PXA270与专用协议控制器件COM20020相连的时序不匹配问题.若用通用数字电路模块进行时序转换.PXA270需占用PXA270专门的资源(CPU时间片)对 ...

可编程逻辑

|

发布时间：2020-05-15

首页上一页 445 446 447 448 449 450 451 下一页尾页

万企云聘| 00后专属赛博招聘趴！

万企云聘| 00后专属赛博招聘趴！

|相关标签

|热门文章

FPGA协处理器的优势

MPEG-2复用器PSI信息分析部分的FPGA实现

结合FPGA与DSP实现对高速中频采样信号处理平台的设计详解

FPGA在数字式心率计的解决方案

基于DSP和FPGA的电视观瞄系统设计