FPGA-EDA365

研发资源 > 标签 > FPGA

Xilinx的7系列FPGA高速收发器:TX发送端的介绍

每一个收发器拥有一个独立的发送端.发送端有PMA(Physical Media Attachment.物理媒介适配层)和PCS(Physical Coding Sublayer.物理编码子层)组成.其中PMA子层包含高速串并转换(Serdes).预/后加重.接收均...

可编程逻辑

|

发布时间：2020-05-15

可编程在辅助驾驶系统中的应用

安全性是汽车消费者最关心的问题了.图1给出了Visteon进行的一项研究结果.图中显示出客户对汽车的要求.而车辆安全性位于核心.对于汽车安全性的关注不仅仅是为了司机和乘客.还有道路上的其他人.安全设备已经从物...

可编程逻辑

|

发布时间：2020-05-15

赛灵思推出新型MICROBLAZE嵌入式套件可使嵌入式系统设计快速启动

低成本套件包括赛灵思屡获殊荣的Platform Studio集成设计环境.Spartan-3E嵌入式开发板和灵活的32位MicroBlaze软处理器 2006年11月22日,北京--全球可编程逻辑解决方案领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ: X...

嵌入式开发

|

发布时间：2020-05-15

ARM针对低风险嵌入式系统软件开发推出RealView开发工具套件3.1

新版本有助于基于ARM全线处理器的开发者极大改进性能和易用性中国上海.2007年4月2日--日前在美国加利福尼亚州圣何塞硅谷举行的嵌入式系统大会上.ARM公司(伦敦证交所:ARM,纳斯达克:ARMHY)推出RealView开发...

嵌入式开发

|

发布时间：2020-05-15

FPGA资源怎么平民化?阿里云的新改造

FPGA (现场可编程门阵列)由于其硬件并行加速能力和可编程特性.在传统通信领域和IC设计领域大放异彩.一路走来.FPGA并非一个新兴的硬件器件.由于其开发门槛过高.硬件加速算法的发布和部署保护要求非常高.FPGA...

可编程逻辑

|

发布时间：2020-05-15

FPGA中的冒险现象和如何处理毛刺

冒险往往会影响到逻辑电路的稳定性.时钟端口.清零和置位端口对毛刺信号十分敏感.任何一点毛刺都可能会使系统出错.因此判断逻辑电路中是否存在冒险以及如何避免冒险是设计人员必须要考虑的问题.如何处理毛刺通过...

可编程逻辑

|

发布时间：2020-05-15

ARM发表RealView 3.1版开发套件为嵌入式系统设计带来低风险的软件开发方案

新版软件支持全系列ARM处理器为开发业者带来大幅改进的效能与易用性 ARM于日前在美国加州举办的嵌入式系统研讨会中.发表RealView Development Suite 3.1版(RVDS 3.1)开发套件.针对全系列ARM处理器持续提供顶...

嵌入式开发

|

发布时间：2020-05-15

NGcodec谈FPGA编码在HEVC和AV1上现状与未来

随着HEVC.AV1等更复杂算法的Codec份额逐步增长.实现高质量视频编解码需要硬件支持.软件的方式无论在服务器端和移动端都非最佳的方案.FPGA专用芯片能够降低延迟和成本.在NAB 2018大会上.资深多媒体技术咨询师Ja...

可编程逻辑

|

发布时间：2020-05-15

FPGA系统中三种方式减少亚稳态的产生

1. 应用背景1.1 亚稳态发生原因在FPGA系统中.如果数据传输中不满足触发器的Tsu和Th不满足.或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足.就可能产生亚稳态.此时触发器输出端Q...

可编程逻辑

|

FPGA
亚稳态

发布时间：2020-05-15

FPGA设计的[三个代表":Ultrafastdesign methodology

曾几何时.使用xilinx器件的工程师都开始接触了Ultrafastdesign methodology 这个新名词.这个名词简称为UFDM.可以说是xilinx总结的关于FPGA设计方方面面的一种设计方法学.它其中的很多内容可能在于V6.V5那一代就...

可编程逻辑

|

发布时间：2020-05-15

首页上一页 467 468 469 470 471 472 473 下一页尾页

万企云聘| 00后专属赛博招聘趴！

万企云聘| 00后专属赛博招聘趴！

|相关标签

|热门文章

OpenCL助攻　FPGA挺进软体定义资料中心

利用Spartan-3 FPGA实现高性能DSP功能

基于STM32内置ADC实现简易示波器的程序设计与实现

FPGA开发套件加速全高清HDR摄像机设计

采用FPGA实现四阶IIR数字滤波电路设计