VHDL-EDA365

研发资源 > 标签 > VHDL

VHDL结构体的数据流描述法

据流描述(dataflow description)是结构体描述方法之一.它描述了数据流程的运动路径.运动方向和运动结果.例如.同样是一个8位比较器采用数据流法编程.则如例1-7所示.[例1-7] 用数据流描述法设计8位比较器LIB...

嵌入式开发

|

发布时间：2020-06-15

Verilog语言要素

Verilog HDL 中的标识符 (identifier) 可以是任意一组字母.数字. $ 符号和 _( 下划线 ) 符号的组合.但标识符的第一个字符必须是字母或者下划线.另外.标识符是区分大小写的.以下是标识符的几个例子: CountCOUN...

嵌入式开发

|

发布时间：2020-06-15

SystemVerilog语言简介

1. 接口(Interface) Verilog模块之间的连接是通过模块端口进行的.为了给组成设计的各个模块定义端口.我们必须对期望的硬件设计有一个详细的认识.不幸的是.在设计的早期.我们很难把握设计的细节.而且.一旦模...

嵌入式开发

|

发布时间：2020-06-15

TPC码译码器硬件仿真的优化设计

1993年伴随着著名的Turbo码的提出.法国的RM.Pyndiah于1994年将Turbo软迭代译码的思想应用于早期的乘积码[1]之中.提出了分组Turbo码(BTC)[2].即Turbo乘积码(TPC码).正是从这个时期开始乘积码独特的优点再次得...

嵌入式开发

|

发布时间：2020-06-15

Verilog HDL基础之:Verilog HDL语言简介

Verilog HDL的历史和进展1．什么是Verilog HDLVerilog HDL是硬件描述语言的一种.用于数字电子系统设计.它允许设计者用它来进行各种级别的逻辑设计.可以用它进行数字逻辑系统的仿真验证.时序分析.逻辑综合.它是...

嵌入式开发

|

发布时间：2020-06-15

Verilog HDL和VHDL的比较

这两种语言都是用于数字电子系统设计的硬件描述语言.而且都已经是 IEEE 的标准. VHDL 1987 年成为标准.而 Verilog 是 1995 年才成为标准的.这个是因为 VHDL是美国军方组织开发的.而Verilog是一个公司的私有财产...

嵌入式开发

|

发布时间：2020-06-15

Verilog HDL的历史及设计流程

Verilog HDL 是硬件描述语言的一种.用于数字电子系统设计.该语言是 1983 年由 GDA ( GateWay Design Automation )公司的 Phil Moorby 首创的. Phil Moorby 后来成为 Verilog - XL 的主要设计者和 Cadence 公司...

嵌入式开发

|

发布时间：2020-06-15

基于VHDL语言的FPGA简易数字钟设计

作为一个菜鸟我很愿意分享下我做的一些小东西.记得一年前好像少几天吧.看记录是2009年5月19日我用51单片机做数字钟的情景.那个时候用汇编.焦头烂额.做了三天.还请教了老师.哎.现在都已经用C了.而且重心已经...

技术百科

|

发布时间：2020-06-15

Verilog HDL与VHDL及FPGA的比较分析

Verilog HDL 优点:类似C语言.上手容易.灵活.大小写敏感.在写激励和建模方面有优势. 缺点:很多错误在编译的时候不能被发现. VHDL 优点:语法严谨.层次结构清晰. 缺点:熟悉时间长.不够灵活...

技术百科

|

发布时间：2020-06-15

采用CPLD/FPGA的VHDL语言电路优化原理设计

VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言.是随着可编程逻辑器件(PLD)的发展而发展起来的.它是一种面向设计.多层次的硬件描述语言.是集行为描述.RTL...

嵌入式开发

|

发布时间：2020-06-15

首页上一页 10 11 12 13 14 15 16 下一页尾页

第二十六届高交会：是时候放出些元宇宙"大招"了

第二十六届高交会：是时候放出些元宇宙"大招"了

|相关标签

|热门文章

基于VHDL和FPGA的多种分频实现方法介绍

基于FPGA的数字下变频电路的设计与实现

关于通过FPGA中VHDL语言实现ALU的功能设计详解

基于TLV1562的四通道高速实时数据采集系统

为什么设计复杂系统如此之难？浅谈利用仿真攻克汽车系统设计