cpld-EDA365

研发资源 > 标签 > cpld

Altera增强MAX II系列.拓展其CPLD应用

Altera公司今天宣布.提供工业级温度范围以及功耗更低的MAX IIZ器件.从而进一步增强了MAX II® CPLD系列.MAX IIZ CPLD完美的结合了逻辑密度.I/O和小外形封装.静态功耗降低了55%.非常适合低成本和低功耗应用.这...

嵌入式开发

|

发布时间：2020-05-16

Altera发布Quartus II 9.0优化40nm设计

继续致力于提高器件性能和设计人员的效能.Altera公司(NASDAQ: ALTR)今天发布Quartus® II软件9.0--业界领先的CPLD.FPGA和HardCopy® ASIC开发环境.9.0版全面支持Altera的收发器FPGA和HardCopy ASIC系列产品.这一最...

可编程逻辑

|

发布时间：2020-05-16

XC9500系列CPLD器件摇控编程的实现

1 XC9500系列CPLD器件及其ISP性能XC9500系列CPLD器件是由多个功能块(FB)和IO块(IOB)组成.可用开关矩阵Fast CONNECT完全互连的子系统.IOB提供输入和输出的缓冲.每个FB提供具有36个输入和18个输出的可编程逻辑容量...

单片机程序设计

|

发布时间：2020-05-16

FPGA与CPLD特性对比哪类器件更适合你

现在我们对比一下CPLD和FPGA的主要特性.提供一个简单参考.帮助确定某一设计适合采用哪类器件. 首先.对比一下硬件.如表1.2所示. 表1.2 FPGA与CPLD的硬件对比 PLD和FPGA都是由逻辑阵列模块构成的.但是...

可编程逻辑

|

FPGA
cpld

发布时间：2020-05-16

可编程逻辑器件CPLD的变化:从PAL到PLD

PAL之后是PLD.PLD和PAL器件非常相似.但是加入了一些其他特性.成为真正的可编程器件.而且更实用.该器件区别于简单PAL器件的主要进步是它含有全面可编程宏单元.以及可变乘积项分配. 宏单元提供多种可编程选...

可编程逻辑

|

发布时间：2020-05-16

大唐电信FPGA/CPLD数字电路设计经验分享(4)

当你需要将FPGA/CPLD内部的信号通过管脚输出给外部相关器件的时候.如果不影响功能最好是将这些信号通过用时钟锁存后输出.因为通常情况下一个板子是工作于一种或两种时钟模式下.与FPGA/CPLD相连接的芯片的工作时钟...

可编程逻辑

|

发布时间：2020-05-16

大唐电信FPGA/CPLD数字电路设计经验分享(3)

注意:当使用多级非门的时候综合器往往会将其优化掉.因为综合器会认为一个信号非两次还是它自己.需要说明的是在FPGA/CPLD内部结构是一种标准的宏单元.下图是Xilinx公司的Spartans II系列器件的一个标准宏单元.虽...

可编程逻辑

|

发布时间：2020-05-16

大唐电信FPGA/CPLD数字电路设计经验分享(2)

2 FPGA/CPLD中的一些设计方法2.1 FPGA设计中的同步设计异步设计不是总能满足(它们所馈送的触发器的)建立和保持时间的要求.因此.异步输入常常会把错误的数据锁存到触发器.或者使触发器进入亚稳定的状态,在该状态下...

可编程逻辑

|

发布时间：2020-05-16

大唐电信FPGA/CPLD数字电路设计经验分享(1)

在数字电路的设计中.时序设计是一个系统性能的主要标志.在高层次设计方法中.对时序控制的抽象度也相应提高.因此在设计中较难把握.但在理解RTL电路时序模型的基础上.采用合理的设计方法在设计复杂数字系统是行...

可编程逻辑

|

发布时间：2020-05-16

浅析CPLD的工作原理

CPLD(复杂可编程逻辑器件).它是从PAL和GAL器件发展出来的器件.相对而言规模大.结构复杂.属于大规模集成电路范围.它的工作方式和原理与FPGA(现场可编程门阵列)相类似.都是使用硬件描述语言VHDL/Verilog描述逻辑...

可编程逻辑

|

发布时间：2020-05-16

首页上一页 53 54 55 56 57 58 59 下一页尾页

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

|相关标签

|热门文章

基于51单片机和CPLD的数字频率计的设计

四路低本底αβ测量仪电路设计

DSP与CPLD的输电线路局部气象监测装置设计

单片机+CPLD结构体系在电子设计中的应用

用CPLD器件及VHDL语言实现电梯控制系统