fpga设计-EDA365

研发资源 > 标签 > fpga设计

论工业控制系统的FPGA设计方法(3)

上次博文简要分析了人们研究使用FPGA来进行工业控制的驱动力.并介绍了FPGA器件与开发工具.随着器件成本的降低和器件性能的上升.FPGA必将在工业控制领域发挥更大的作用.甚至可以大胆猜想.也许有一天.各种携带有...

可编程逻辑

|

发布时间：2020-05-16

IP保护的各种途径

本应用笔记介绍了FPGA (现场可编程门阵列)及其如何保护系统的关键功能和知识产权(IP).本文探讨了IP保护的各种途径.SHA-1质询-响应认证被认为是最安全的方法.本文提出了一种能够保护基于SRAM的FPGA设计IP的高...

可编程逻辑

|

fpga设计

发布时间：2020-05-16

论工业控制系统的FPGA设计方法(2)

上次博文简要介绍了人们研究使用FPGA来进行工业控制的驱动力与FPGA器件与工具的介绍.本次介绍FPGA设计方法论中的FPGA体系及其开发工具介绍.1. FPGA一般体系结构的描述正如FPGA被定义为一个可配置逻辑块(CLB)矩阵...

可编程逻辑

|

发布时间：2020-05-15

赛灵思FPGA设计技巧与应用创新

上一次我们提到可以利用本地存储的训练序列与接收到的序列进行匹配滤波(相关)的方法来搜寻精确的OFDM符号起始位置.整个模块的框图如下:(1)框图的第一部分是匹配滤波器(相关器).假如我们直接调用复数乘法器...

可编程逻辑

|

发布时间：2020-05-15

赛灵思FPGA设计技巧与应用创新(二)

从调制器编码理论的角度看.多数传统的模数转换器均属于线性脉冲编码调制(LPCM.Linear Pulse Code Modulation)类型.如并行比较型.逐次逼近型等.这类模数转换器根据信号的幅值大小进行量化编码.一个分辨率为n的A...

可编程逻辑

|

发布时间：2020-05-15

FPGA设计中对输入信号的处理

1.输入信号为什么要寄存一般来说.在全同步设计中.如果信号来自同一时钟域.各模块的输入不需要寄存.只要满足建立时间.保持时间的约束.可以保证在时钟上升沿到来时.输入信号已经稳定.可以采样得到正确的值.但...

可编程逻辑

|

发布时间：2020-05-15

影响FPGA设计周期生产力的最大因素是什么?

提高FPGA设计生产力的工具.技巧和方法.影响FPGA设计周期生产力的最大因素是什么?许多设计人员的答案是.时序收敛是影响产品设计走向市场的关键.高效实现时序收敛.获得可信的结果是每一位设计师的梦想.然而.这...

可编程逻辑

|

发布时间：2020-05-15

FPGA专家教您如何在FPGA设计中使用HLS

Luke Miller并非一开始就是HLS(高层次综合)的倡导者.在使用早期的工具版本的时候.他似乎有过一些糟糕的经历.他写道: [--我的心筑起心墙.我需要帮助."幸运的是.现在的他似乎已经通过了一个12步HLS培训活动....

可编程逻辑

|

发布时间：2020-05-15

采用FPGA设计科学级CCD相机时序发生器

1 引言科学级 CCD相机 (ScientifIC grade CCD camera)是一种具有低噪声.高灵敏度.大动态范围和高量子效率等优良性能的CCD相机.用于对微光信号检测和微光成像.它在射线数字成像检测.生物医学工程.水下摄...

可编程逻辑

|

发布时间：2020-05-15

ASIC和FPGA设计优势和流程比较

ASIC 和 FPGA 具有不同的价值主张.选择其中之一之前.一定要对其进行仔细评估.2种技术的比较信息非常丰富.这里介绍了ASIC和FPGA的优势与劣势.FPGA 和 ASIC 的设计优势比较FPGA 的设计优势 ASIC 的设计优势更快...

可编程逻辑

|

发布时间：2020-05-14

首页上一页 1 2 3 4 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

影响FPGA设计周期生产力的最大因素是什么？

基于EDA技术的FPGA设计计算机应用

利用Artix-7 FPGA设计高性能USB器件

揭秘FPGA跨时钟域处理3大方法

FPGA的Petri网的硬件实现