搜索
每日签到
|
APP下载
|
登录
首页
研发技术
技术分类
嵌入式
模拟电子
电磁兼容
单片机
电池
电源
RF射频
传感器
显示-光电
FPGA/DSP
接口总线驱动
全部
前沿技术
高通5G手机芯片性能测评
高频小信号谐振放大电路时域与频域对比分析
高薪IC设计工程师是如何炼成的?
龙芯发布四款芯片:加速产业布局 中国芯大有可为
为什么我们要用隔离式放大器
热门技术文章
液晶显示器控制设计_含源程序代码
飞思卡尔数字压力传感器实现硬盘驱动存储容量增加
骁龙710为全新层级的智能手机提供用户所需的的顶级特性
解读西部电子设计行业四大亮点
节点转换成本升级,摩尔定律将在2014年被打破?
适用于WLAN IEEE80211a标准的双模前置分频器设计
行业应用
行业应用
医疗电子
物联网
智能电网
汽车电子
工业控制
AI
家电数码
热门应用
物联网网关是智能家居发展的重要支撑
齐聚澳门 ViewSonic优派助阵MDL Macau Dota 2 国际精英邀请赛
龙芯、飞腾、申威进入国企采购目录 但不应过度解读
绝缘电阻极化指数测量方法
阿特斯阳光电力加入 Intertek ‘卫星计划’
最新应用文章
区块链本体跨链技术设计方案解析
机器人技术电路设计图集锦
智能手环怎么用_智能手环使用教程
以IoT联接智能家居和楼宇
工业机器人控制系统由什么组成
绝缘电阻测试仪及兆欧表的组成和选用标准
电子论坛
社区导航
更多>
硬件设计讨论
电磁兼容&安规论坛
射频RF|微波技术
电源技术论坛
信号完整性SI/PI仿真
芯片SIP|封装设计
单片机|MCU论坛
ARM|DSP嵌入式论坛
物联网技术
FPGA|CPLD论坛
MATLAB论坛
器件选型&认证
Cadence Allegro论坛
Allegro Skill开发
Orcad|Concept论坛
Mentor Xpedition论坛
PADS PCB论坛
Altium Protel论坛
PCB封装库论坛
EDA365作品展
PCB生产工艺论坛
电子装联PCBA工艺&设备论坛
IPD流程管理
失效分析&可靠性
元器件国产化论坛
EDA365线下活动区
职业生涯
EDA365原创吧
巢粉引擎
电巢直播
研发资源
电子百科
器件手册
设计外包
EDA365 Skill
EDA365 Tools
Xilinx开发者社区
电巢
研发资源
>
标签
>
ip
Altera 推出业界首款串行RapidIO 2.1 IP解决方案
Altera 公司 (NASDAQ: ALTR) 今天宣布推出业界首款支持 RapidIO® 2.1 规范的知识产权 (IP) 内核.Altera 的串行 RapidIO IP 内核可支持多达四条通道.每条通道速率为 5.0 GBaud.从而满足了无线市场日益增长的带宽和...
可编程逻辑
|
ip
串行
altera
解决方案
发布时间:2020-05-16
Altera Serial RapidIO IP内核 满足增长的带宽需求
Altera公司近日宣布.开始提供新的Serial RapidIO® Gen2 MegaCore®功能知识产权(IP).满足全球通信基础设施系统日益增长的带宽需求.该IP新解决方案成功实现了所有硬件与最新Integrated Device Technology (IDT®) Ra...
可编程逻辑
|
ip
altera
serial
RapidIO
发布时间:2020-05-16
Actel宣布ARINC 429 IP核获DO-254认证
Actel公司宣布Barco Silex专为Actel ProASIC3 FPGA而开发的BA511 ARINC 429 IP核已在多个安全关键性航空电子应用中通过DO-254认证. 配有 Barco BA511 ARINC 429 IP核的Actel ProASIC3 A3P1000器件获选用在民用...
可编程逻辑
|
FPGA
ip
Actel
ProASIC3
发布时间:2020-05-16
Actel增强Fusion混合信号FPGA IP产品系列
爱特公司(Actel Corporation)宣布推出与其子公司Pigeon Point Systems携手开发的硬件平台管理应用的IP内核增强组件.全新的增强内核使Actel Fusion®混合信号FPGA更适合用于平台管理应用.尤其是获Pigeon Point市场主...
可编程逻辑
|
FPGA
混合信号
ip
Actel
发布时间:2020-05-16
赛灵思Vivado开发套件与IP核的原理作用分析
IP核(IP Core)Vivado中有很多IP核可以直接使用.例如数学运算(乘法器.除法器.浮点运算器等).信号处理(FFT.DFT.DDS等).IP核类似编程中的函数库(例如C语言中的printf()函数).可以直接调用.非常方便....
可编程逻辑
|
FPGA
ip
vivado
发布时间:2020-05-16
Samplify 推出新版 Prism 压缩/解压缩技术
赛灵思联盟合作伙伴.混合信号半导体和 IP 信号压缩厂商 Samplify Systems 公司现已推出面向 FPGA 实施的 Prism 解压缩算法 3.0 版. Samplify 成立于 2008 年.公司总部位于美国加州圣克拉拉.很快就以其用户...
可编程逻辑
|
FPGA
ip
压缩
Prism
解压缩
发布时间:2020-05-15
FPGA产业变革下的i-IP微电子
正如Xilinx CTO Bolsens强调的[伴随这些激动人心的性能提升的同时是FPGA价格的大幅度降低.必然引发产业在设计上出现变革.在更多领域得到发展和应用." 经过二十几年的发展.FPGA应用在全球市场虽已初具规模....
可编程逻辑
|
FPGA
ip
ASIC
验证
i-IP
发布时间:2020-05-15
如何在EDK中使用自己的 IP核?
如何在EDK中使用自己的 IP核呢? 这是很多人梦寐以求的事情.然而在EDK以及ISE的各种文档中对此却遮遮掩掩.欲语还休.在以往的设计中.无论是简单的IPIF.还是要在EDK中开放的IP核中增加自己的一些修改.曾经很是苦...
可编程逻辑
|
ip
赛灵思
ISE
发布时间:2020-05-15
XILINX FFT IP的使用(续)
四.Symbol与I/O说明FFI IP的输入输出信号如下图示:左边为FFT IP的输入信号.右边为FFT IP的输出信号.具体的引脚说明如下:1.XN_RE: 输入信号,输入数据总线的实部.以2的补码形式输入.位宽8~24比特.2.XN_IM: ...
可编程逻辑
|
ip
Xilinx
FFT
发布时间:2020-05-15
用CORDIC IP产生SINE波形
二.定制XILINX CORDIC IP以ISE10.1软件为例.其集成的CORDIC算法IP为V3.0版本.具体步骤如下:1.新建工程.点NEW Source-调用IP Core Generator, 输入模块名如MyCordic后按NEXT2.在Select IP页面选择CORDIC算法IP...
可编程逻辑
|
ip
cordic
SINE
发布时间:2020-05-15
首 页
上一页
22
23
24
25
26
下一页
尾 页
|
最新活动
支持PCIe 6.0!国产时钟芯片的创新发展史
|
相关标签
FPGA
Actel
vivado
Xilinx
altera
FFT
ddr
DSP
|
热门文章
基于IP 的语音通信方案设计与实现
FPGA学习:PLL硬核IP的配置和创建
XILINX FFT IP的使用(续)
DMB-T是否兼容MPEG-4、AVS、IP 等格式?支持1
Ethernet/IP通信适配器的设计与实现