联电3D IC年底产品级封测-EDA365

半导体制造 > 半导体生产 > 详情

联电3D IC年底产品级封测

发布时间：

|

联电(2303-TW)(UMC-US)于SEMICON台湾展会期间发表3D IC 技术趋势与进展。联电企业行销总监黄克勤表示，联电克服开发初期制程问题，今年年底3D IC将进行产品级封装与测试。

他说明了联电在3D IC方面的最新进展。

联电3D IC是以Via-middle制程为基础，从今年初开始进行TSV制程最佳化，预计今年底进行产品级的封装与测试以及可靠性评估。

他表示，虽然在开发初期曾遭遇铜填充、金属堆叠等TSV完整性制程问题，但现在都已经克服。

他强调，运用现有的CMOS制程技术与代工、封测厂生态系统，将会是较佳的业务模式。

关键字：联电3d 产品级封测

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

上一篇:联电6月营收攀高，Q2季增0.32％下一篇:联电12月营收淡，未来两年并不会积极扩产

热门文章更多

中芯国际成熟制程关键供应已获许可证