×
用于进行基于ARM片上系统的性能分析与验证
亮点：
• Cadence Interconnect Workbench优化整合了ARM® CoreLink™ 、CCI-400™、NIC-400™、NIC-301™及ADB-400™系统知识产权（IP）的片上系统的性能。
• 使设计团队能快速生成性能分析测试台，这些测试台之前用手工需要数周时间才能建立。
【中国，2013年11月6日】——全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS）今天宣布推出Cadence® Interconnect Workbench。Interconnect Workbench是一种软件解决方案，在整个片上系统设计过程对互连进行周期精确的性能分析，能在关键流量状况下快速识别出设计问题，并帮助用户改进器件性能、加快产品上市。Interconnect Workbench搭配Cadence Interconnect Validator，组成了一套完整的功能验证与性能检验解决方案。
Interconnect Workbench可自动生成整合了Interconnect Validator及一整套AMBA验证IP的性能测试台，以前需要数周时间才能建立的测试环境，现在需要的时间和工作量可以大幅减少。为加强设计的性能，Interconnect Workbench允许用户在一个屏幕上并排比较可能的体系结构。
“确保片上互连能最优地工作，是对今天复杂片上系统的基本要求，系统设计师需要Interconnect Workbench所提供的周期精确的分析，来做出权衡并改进他们的设计。”ARM处理器事业部系统IP产品总监Andy Nightingale表示。
“Interconnect Workbench的推出，就是专门为了应对今天片上系统的复杂性，”Cadence负责系统与验证集团系统与验证解决方案的公司副总裁Ziv Binyamini表示。“除了优化他们基于ARM的移动、消费电子、网络和存储片上系统的性能外，用户还能够更快地将他们的产品推向市场。”
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
热门文章
更多
采用FPGA实现脉动阵列
APP下载
登录
