×

基于AD9898的UHF波段频率合成器设计

发布时间:2020-05-23 发布时间:
|

摘要:介绍了DDS+PLL系统的信号产生原理,给出了采用直接数字频率合成器AD9898来激励AD4113锁相环模块等高集成度芯片,进而设计UHF波段频率合成系统的硬件实现原理和主要电路设计方法。该UHF波段频率合成系统的频带为l~2GHz,主要应用于穿墙雷达系统。
关键词:穿墙雷达;信号源;AD9858;DDS;PLL

O 引言
    穿墙雷达是一种能够穿透非金属墙壁,并对墙壁后面人员或物体进行探测、追踪和定位的雷达系统,一般采用超带宽步进体制。本实验室搭建的穿墙雷达系统需要一个l~2 GHz频带的信号源。根据系统带宽以及杂散、相位噪声等系统参数要求,笔者采用DDS+PLL混合频率合成技术,并充分利用AD9858等高集成化芯片,设计了一种可满足系统信号源输出要求的频率合成器。

1 系统原理与结构
    DDS+PLL频率合成器的基本原理是用一个低频、高分辨率的DDS频率来激励或者插入PLL,然后将两者的优势结合起来产生高品质的信号
源。
    本文采用DDS激励PLL的方案来满足系统要求。本系统采用高稳定的频率源作为系统参考时钟;并在单片机的控制下把频率控制字和相位控制字写到DDS内部寄存器,然后由DDS产生一个频率和相位都可以编程控制的模拟正弦波输出,并把DDS的输出作为PLL的参考信号,最后根据穿墙雷达系统要求的信号频率来设定分频器的分频比N,从而得到系统输出信号。此类方案实现的信号源具有较高的频率和较快的频率转换速度,而AD9858等集成芯片的高性能则使系统在杂散和噪声方面也能达到要求。

2 电路设计
    本系统的电路设计主要分为DDS模块和PLL模块两大部分,其系统框图如图l所示。


2.1 DDS模块电路设计
    本系统由DDS来保障较高的频率分辨率和良好的参考源性能,而由PLL提高频率输出并滤除DDS输出杂散,跳频方式则通过对DDS和PLL的
控制来实现。
    AD9858的外接1 GHz时钟点频源可使用ADF4360_2生成,并可使用ADIsimPLL仿真,其基本电路原理图如图2所示。ADF4360_2的参考时钟使用100MHz有源晶振,实际电路设计时需加入滤波后再接到Ref端口。输出频率为2 GHz,可以设置为2分频输出,也可以在AD9858芯片内部设置为2分频输入。

 环路滤波器是锁相环电路中很重要的一个部分,它的性能好坏直接关系到锁相输出的相位噪声和杂散指标。设计时仍然可使用AD公司提供的PLL仿真软件ADLsimPLL来生成。其各项参数设置为:输出频率为1~2 GHz。鉴相频率为5 MHz,使用有源滤波,放大器输出电压范围为-15~+15V。该设置可以满足后级电路VCO的控制要求。其环路滤波器仿真电路如图4所示。

 


    压控振荡器芯片可根据系统带宽等要求选用Z-com公司的V585MFA8,该器件的主要技术指标如表1所列。


    注意到VCO的工作电压为10 V。由于本实验电路使用了实验室的直流稳压源OFl722M-2。该电源可以提供0~36V的连续电压。如果使用芯片供电,整个电路需提供3.3 V、5 V、10 V、12 V等4个电压值,故可使用线性电压元件来实现,但要注意电源布局及走线。
2.4 带通滤波器设计
    带通滤波器的设计方案直接影响到输出信号的质量。DDS输出信号中含有丰富的高频成份,考虑到电路规模和系统要求,本文采用常用的椭圆滤波方案,并使用三阶滤波器滤除杂散。同时使用ADS滤波器辅助设计,其具体电路如图5所示。其中,L1和L4为41 nH;Cl和C4为137 pF;L2选52 nH;L3选54 nH;C2选108 pF;C3选103 pF。

 

3 印刷版设计
    本设计的印制板可分为两个电路板设计,即把DDS部分与锁相环部分做成一块,而把电源和参考时钟做成另一块。两块电路板采用绝缘子穿孔相连。这样可以有效降低电源部分对DDS与锁相部分的干扰。印刷板都需要大面积铺地,所有的旁路电路均应尽量靠近器件,所有的信号线尽可能的短,而且不能有90度转角。

4 结束语
    本文采用AD9858和AD4360_2等高性能芯片来实现1~2GHz符合穿墙雷达系统的信号源系统设计,同时在电路布局等方面都进行了良好的设
计,因而使输出信号在杂波抑制和相位噪声方面都有良好的特性。完全可以满足穿墙雷达实验系统信号源部分的设计要求。


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
Vishay-30 V p沟道功率MOSFET问市.大幅提高能效和功率密度