Xilinx DPD 解决方案使用经验（七）-EDA365

FPGA/DSP > 可编程逻辑 > 详情

Xilinx DPD 解决方案使用经验（七）

发布时间：

标签:
Xilinx
赛灵思
DPD

Xilinx DPD 解决方案使用经验（七）

这篇文章是关于Xilinx DPD最后一篇总结文章，内容涉及的比较宽泛，但在使用的是要注意的问题。

1）DPD V2.0文档指出，DPD的处理带宽必须不能小于信号带宽的3倍。建议带宽是5倍信号带宽。在使用过程中进行了相关测试和实验，如果DPD的处理带宽只有3倍信号带宽的话，DPD的改善效果达不到文档提供的参考值，这说明 DPD的处理带宽还是对预失真的性能有较大影响的。如果是多载波的情形下，且载波不连续，需要的处理带宽要更大一些。这点不能忽略。
我们知道DPD的输出给下游FR单元，其实我们说的3倍或5倍信号带宽，如果在RF单元中带宽达不到3倍或5倍信号带宽的话，我们在数字域中保留的那些通带的带宽就失去意义了。
总而言之，要保证DPD输入后的链路带宽合乎DPD的要求，同时反馈通路也一样要满足。

2）DPD对输入信号的大小的要求。DPD能处理小信号，即低功率的信号，但不保证预失真功能。如果DPD工作在 DCL模式下，信号低于-33dBFS时，软件检测到功率值达不到要求，将不进行DPD运算。但输入的信号又不能太大，一般的情况下是不超过-15dBFS.这样做是为预失真信号预留裕度，保证信号不溢出。

3）接收信号的幅值要求。接收信号的大小应在-15dBFS。为了使DPD IP核效果更好，最好是使TX Power和 Feedback Power接近。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』