解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下：PCB走线采用两种基本拓扑结构，即菊花链( Daisy Chain)布线和星形(Star)布线。

对于菊花链布线，布线从驱动端开始，依次到达各接收端，如图2-70所示。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100c70布通。实际设计中，使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay≤Trt×0.10

例如，高速TTL电路中的分支端长度应小于1.5 ino这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收不同步。

星形拓扑结构可以有效避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难，如图2-71所示。采用自动布线器是完成星形布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。

在上面的两个例子中使用了简单的终端电阻，实际可选择更复杂的匹配终端。第一种是RC匹配终端o RC匹配终端可以减少功率消耗，但只能用于信号工作比较稳定的情况。这种方式最适合对时钟线信号进行匹配处理，但缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。

第二种是串联电阻匹配终端，它不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。

最后一种是分离匹配终端，这种方式匝配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好地避免噪声。 此外，对于终端匹配电阻的封装方式和安装方式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。

垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终端匹配失效，成为潜在的失败因素。