IDT公司（Integrated Device Technology）今天宣布已经推出新款器件，进一步拓展多端口和FIFO产品系列，致力于支持下一代无线和网络基础设施对于宽带日益增长的需求。新型的36-Mbit同步双端口器件提供业界最大的密度，而且支持133 MHz的速度，解决了棘手的应用问题，比如无线基站、路由器、以太网、异步传输模式(ATM) 和存储交换等。同样，新型的TeraSync™ FIFO是首款以225 MHz支持18-Mbits数据缓冲密度的标准化器件，替代一些成本昂贵的应用高密度、高速度缓冲器件的传统方案。随着今天的产品发布，IDT确立了在通信市场多端口和FIFO产品上的领先地位。

IDT 70T3509M 双端口器件的领先市场的 36-Mbit (1024Kx36) 密度通过减少了应用中需要大量共享内存时而采用多个设备的要求，缩减了设计时间，降低了系统成本。和其他竞争产品不同，此个新款IDT双端口器件还提供最全面的同步功能，允许设计人员优化设计获得更好性能、更低功耗和最高的竞争力管理，而不需要外部器件。这些同步功能包括计数器、多个独立的芯片、字节致能（byte enables），以及同步中断。

这个器件采用256 BGA封装，相比替代性的多芯片器件至少节省 50 %板面积，而且在引脚上与其先前的6代产品相兼容，实现便捷的升级路径和最小的板上空间变更。与本公司早先推出的同步双端口器件相似的是，IDT 70T3509M也拥有低功耗的2.5伏核心、可选的2.5伏和3.3伏I/O用于两个独立域电压总线匹配。其它创新的功能包括睡眠模式，在没有任何输入级限制的情况下通过把器件置于全待机方式，使设备的功耗最小化。该新款系列产品该器件还具有JTAG接口，可帮助设计人员通过增强的电路板调试和诊断功能提高产品的可制造性。

针对下一代的无线基站和数据家庭网络基础设施，新款的225 MHz IDT 72T36135M FIFO在单一器件中达到18-Mbits的缓冲密度，卓有成效地减少设计和开发成本。此前，设计人员可能需要使用两个9-Mbit FIFO或者设计一个FIFO控制器，应用现场可编程门阵列（FPGA）和一个外接的静态随机存取存储器（SRAM），这是造价昂贵的方法，要求额外的板上空间和漫长的设计和检测周期。这种设计可以通过“大规模的并行传送”实现高速数据流（8 Gbps输入和8 Gbps 输出），但是需要使用数百个昂贵的FPGA I/O端口和困难又昂贵的数百个输入/输出标记的路径设计。

IDT 72T36135M 包含一个“标记和重新传输”功能，该功能能够确保使用者在每个列队上做标记，如果传输数据需要，标识和重读功能能够使数据从一个队列中读一次，或者多次重读。IDT 72T36135M还有多种增值功能，包括在每个端口上用户可选的I/O， 支持1.8伏 HTSL、2.5伏 HSTL 或者2.5伏LVTTL的器件接口，从而简化运行不同电伏水平的设备的接口，以及频率匹配和可编程空、部分空、满以及部分满的标志。

FIFO采用240-PBGA封装，比以前的双芯片方案缩小50%。该器件在引脚上与公司现有的9-Mbit TeraSync FIFO产品相兼容，确保便捷的更新路径和不变的板上空间，而且允许设计者在单一的板设计上组装多种的缓冲能力。

IDT 70T3509M 36-Mbit 同步双端口器件现在可以提供样品。IDT 72T36135M 18-Mbit TeraSync FIFO将于2005年1月提供样品。