Verilog HDL源程序库-EDA365

嵌入式 > 技术百科 > 详情

Verilog HDL源程序库

发布时间：

标签:
源程序
HDL

在熟悉了Verilog HDL语法之后，使用Verilog HDL设计FPGA遇到的最大困难可能就是不知如何用Verilog HDL的语句去描述想要实现的电路功能。要克服这一困难，除了提高数字电路设计功底之外，很重要的一点就是要学习他人的经验，多看有经验的设计者设计的源程序。我们提供Verilog HDL源程序库的目的就是想收集尽可能多的谈设计经验的文章和经典的Verilog HDL设计，供大家学习参考。同时也希望大家能提供一些相关资料，使这个程序库能不断得到充实！

状态机举例

你可以指定状态寄存器和状态机的状态。以下是一个有四种状态的普通状态机。 /⁄These are the symbolic case (state) S0: begin if (x) begin 计数器设计

写一个既紧凑又能满足定时要求的定时器可能会有一点棘手。根据你在面积和速度方面的要求，以及你所使用的具体器件的不同，你可能需要尝试完全不同的设计方法。如果你需要设计一个计数速度很快的计数器，你最好先查找一下你所使用的FPGA设计工具中是否有厂家提供的现成的计数器单元。因为厂家提供的设计单元库针对特定的器件进行了优化，所以使用这些器件可以达到最快的速度。如果你的设计需要应用到几种不同的FPGA中，因而要求独立于特定的设计单元库，那么你就只能自己设计计数器了。当然，最容易的计数器设计就是count = count + 1，但是你可能得不到最好的结果。如果是计数值较小的计数器，使用序列器方法会得到较好的结果。

例如：always @(count) case (count) 2'h0: target=_blank>零八我的爱

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』