×
嵌入式 > 技术百科 > 详情

我国AIPS微系统推出多款控制器IP

发布时间:2021-07-07 发布时间:
|
8端口AIPS2102 AHCI SATA控制器IP

基于Xilinx ML555开发板,AIPS微系统成功推出AIPS2102 AHCI SATA 控制器IP产品.采用了目前最流行的PCIE接口,PCIE侧支持8通道可达20 Gbit/s rate,SATA侧支持8个独立的SATA I/II硬盘,支持NCQ,灵活支持1.5 Gb/s或3.0Gb/s速率. 兼容下列协议标准:

·PCIE1.1,

·Intel AHCI1.2

·SATA2.6

PCIE和SATA PHY则采用Xilinx Virtex5 FPGA里面的GTP来配置.PCIE侧的PHY支持PIPE标准,多通道可以配置绑定;SATA侧的PHY则支持OOB,能自动检测cominit,comwake序列.由于GTP的灵活性,可以配置16bit PHY宽度,因此系统工作时钟可以很容易运行在125MHz左右.PCIE及SATA的参考时钟分别为100MHz,150MHz.

该IP可用作为HBA,虚拟验证平台等

AIPS3303 双端口10G NIC 控制器IP

基于Xilinx ML555开发板,AIPS微系统成功推出AIPS3303 10G NIC 控制器IP产品.采用了目前最流行的PCIE接口,PCIE侧支持8x通道可达20 Gbit/s.内部双MAC侧采用XGMII接口, 兼容下列协议标准:

·PCIE1.1,

·IEEE802.3ae,IEEE802.1q,IEEE802.3-2002 MDIO

·IEEE 802.1p Priority and 802.1Q VLAN tagging

支持下列feature

·Jumbo frame support (9600 bytes)

·TCP, IPv4, IPv6 , UDP checksum offload

·RDMA/iSCSI⁄iWARP (RDMA over Ethernet) segmentation offload

·Message Signal Interrupt (MSI/MSI-X) support

·Integrated traffic manager, QoS and virtualization capabilities support

·Direct Data Placement (DDP)

PCIE PHY则采用Xilinx Virtex5 FPGA里面的GTP来配置.支持PIPE标准,多通道可以配置绑定;采用Marvell 88x2080作为10G MAC PHY接口,XFI光模块接口作为输入.

AIPS3305 1G/10G NIC 双端口控制器IP

基于Xilinx ML555开发板,AIPS微系统成功推出AIPS3305 10G NIC 控制器IP产品.采用了目前最流行的PCIE接口,PCIE侧支持8x通道可达20 Gbit/s.内部双MAC侧分别采用GMII,XGMII接口, 兼容下列协议标准:

>PCIE1.1,

>IEEE802.3ae,IEEE802.1q,IEEE802.3-2002

>IEEE 802.1p Priority and 802.1Q VLAN tagging

支持下列feature

>Jumbo frame support (9600 bytes)

>TCP, IPv4, IPv6 , UDP checksum offload

>RDMA/iSCSI⁄iWARP (RDMA over Ethernet) segmentation offload

>Message Signal Interrupt (MSI/MSI-X) support

>Integrated traffic manager, QoS and virtualization capabilities

> Direct Data Placement (DDP)

PCIE PHY则采用Xilinx Virtex5 FPGA里面的GTP来配置.支持PIPE标准,多通道可以配置绑定;采用Marvell 88x2080作为10G MAC PHY接口,XFI光模块接口作为输入.

千兆PHY采用Xilinx Virtex5 GTP配置,工作在1000M模式,外部接口采用单模,双模光纤;10G PHY则采用Marvell2013.

AIPS2400 PATA-SATA桥控制器IP

通过配置AIPS2400可以工作在主机和设备2种模式.工作在主机模式时,可以外接SATA硬盘;工作在设备模式时,可以连接到SATA硬盘驱动器

Feature:

> ATA/ATAPI PIO/DMA mode data transfer

> ATA/ATAPI-6 133MB/s,150MB/s

> SATA I 150MB/s

>Xilinx SATA GTP PHY configuration

>Enhanced receiving FIFO flow control for SATA

AIPS2400支持下列命令:

>PIO read

>PIO write

>Legacy DMA read

>Legacy DMA write

>ATAPI packet


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
科胜讯推出针对全球有线数字机顶盒和宽带数据应用的DOCSIS2.0+芯片解决方案