开关模式功率转换器通常效率较低，因为它们的开关速度会提高。记住这一点非常重要，因为开关模式电源中的瞬态功耗随着电压和电流在高电平和低电平之间摆动而增加，可以达到千瓦峰值。这些瞬态损耗与开关频率成正比，因此更快的开关会增加损耗。在100kHz或更高频率的转换器中，仍需要主动管理和最小化瞬态耗散。

最新的SiC开关速度快 - 比具有相似额定值的硅IGBT器件快十倍。它们的速度部分源于更小的芯片尺寸和更低的器件电容，这得益于每单位面积具有非常低的导通电阻。

事实上，SiC可以在击穿之前维持比硅大10倍的电场，这使得导通电阻的设计理想地比单极Si器件低100倍，设备架构是卓越性能的另一个因素。SiC级联使用SiC JFET，其尺寸仅为任何可用SiC MOSFET的一半。

高开关速度的理论优势总是受到实施的物理环境的影响。例如，诸如SiC FET的宽带隙（WBG）器件的边缘速率通常可以大于100kV /μs和3000A /μs。只需测量这些信号边沿，以纳秒为单位测量上升和下降时间，就需要非常高带宽的示波器。一旦你能够表征这样的波形，接下来的问题是，你能将它们用于实际用途吗？

电感面临的挑战

采用TO-247封装的半桥整流器。它可能会产生高达50nH的串联电感。由于V = -Ldi / dt，我们可以看出，当用3000A /μs边沿速率波形击中时，50nH电感将下降150V，并且电压将表现为漏极电压过冲。类似地，仅10pF的杂散漏极电容将导致具有100kV /μs边沿速率的波形的1A的电流脉冲，这可导致散热器中的欧姆损耗。

FET也存在问题。它们的源极电感可能会产生与栅极驱动信号相反的瞬态电压，从而导致虚假导通的风险。快速转换还可能导致FET内的振荡和混乱行为。由于这些原因，内部栅极电阻通常被添加到SiC FET中以降低边缘速率。通常使用外部电阻来减慢驱动和关断驱动电压的边沿速率。

通过使用具有缓冲器的SiC级联（下图）可以克服许多这些问题，缓冲器提供快速，常开的器件，具有有效的零栅极 - 漏极电容。与器件RC缓冲器配合使用的外部栅极电阻RGEXT可提供所需的过冲和dV / dt控制，并且损耗影响最小。该解决方案可用于使用相同的栅极驱动电路来升级使用标准Si MOSFET或IGBT构建的系统的效率。

具有缓冲器的SiC JFET共源共栅UF3C半桥

仅依靠外部栅极电阻确实存在问题 - 电阻有效地引入了关断延迟，限制了电路的最小导通时间，从而限制了其控制范围和工作频率。这对于需要以高频率切换以充分利用WBG器件特性的新设计而言至关重要。

利用带有RC缓冲器的JEFT

通过使用更快的JFET，外部栅极电阻的低值和简单的RC缓冲器来“制动”SiC JFET共源共栅，可以提高开关速度和功率转换效率，同时限制电压过冲。您可能认为这种方法只是将FET的功耗问题转移到缓冲器，但我们的测试表明，缓冲器可能非常小，无法实现电压限制效应。对JFET的改进也使其较低的反向恢复电荷Qrr减半，相对于我们的UJ3C通用器件，这导致较低的导通损耗。

我们的UF3C系列器件可以使用5或10欧姆的缓冲电阻值和低至47pF的电容。实际值随器件类型和应用而变化，硬开关有源整流器，图腾柱功率因数校正和类似电路的效益最大。这些特性意味着这些设备可以很容易地用于升级现有设计，因为它们通常已经具有缓冲器的位置。

测量TO-347封装器件的开关损耗

下图显示了1200V / 35mOhm级别的各种TO-247封装器件的一些比较总开关损耗。所述UF3C120040K3S 具有33ohm栅极电阻和330pF的和5ohm的缓冲器（PDF）器件显示出在整个负载范围内具有优异的结果。

总开关损耗（EON + EOFF）的比较值，包括缓冲器损耗

下图显示了UF3C120040K3S的缓冲电阻的测量损耗。损耗只占总开关损耗的一小部分，因为电容很小。

缓冲电阻损耗占EON + EOFF开关损耗的一小部分

这些结果表明，使用UF3C系列SiC级联的小型缓冲器可以获得高速开关的效率优势，而不会产生电压过应的风险。这些器件兼容各种Si和SiC栅极驱动电压，并且具有保证的雪崩额定值，这是一个额外的好处。