如何打破模拟定制设计工具10年停滞之困局？
Author: Yorbe Zhang
KW: Custom Compiler, EDA, FinFET, Synopsys
Custom Compiler是Synopsys（新思科技）最近推出的一款开拓性定制设计解决方案，它将定制设计任务的时间从数天缩短至数小时。
Synopsys此次从FinFET高起点将定制设计方法直接提高到一个新的层次。尽管Custom Compiler专为FinFET工艺节点而设计，但是任何工艺节点的定制设计工程人员和定制布局设计人员均可使用。
那么，模拟定制设计方法曾经受到那些限制？Synopsys的Custom Compiler又是如何实现了在定制设计方法上的突破？较传统的解决方案有何改进和创新？
以下对Synopsys产品市场部总监Dave Reed的现场采访将详细地解答这些问题。
图：FinFET将主导未来半导体技术。
Dave Reed，Synopsys产品市场部总监。
10年停滞的症结何在？
经历了手工布局、电脑化布局等漫长的发展历程，定制设计方法的发展已经停滞了至少十年。最近一次尝试提高定制设计生产力的努力是采用条件驱动的设计，但没有取得承诺的效果。
“在模拟和混合信号IC设计领域，基于约束条件的设计其实与数字IC目前的自动布局布线方式是相似的。数字布局布线时，提出一些约束条件，例如时钟、时序等，工具就可以自动进行布局和布线。数字电路因为规模太大，设计人员其实是没有办法去关注每一个细节，而且也不需要关注每一个细节，他只需要满足他的时序条件，”Reed解释到，“对于数字电路来讲，已经被抽象成时序和面积。你基本上只关心时序的问题，可能还有一些少量的面积约束，剩下大量电路单元(Cell)你知道该如何布局。但对于模拟和混合信号IC而论，一个问题是这些约束条件维度太多，相当复杂，每一个细节都需要去关注。”
“所以你很难描述每个管子的相互位置和匹配条件等细节。基本上，模拟部分还是靠在通行界面上去摆放。这样导致就会导致以前的历史设计经验很难被继承，后来的设计者根本不知道以前为什么摆放成这个样子。这也是在模拟IC设计中采用文本约束来约束设计不太有效的缘故。为了解决这个问题Synopsys就提出来一个新的叫做可视化辅助自动化设计的方法，辅助你布局自动化，并提升效率。”
同时，由于行业正转向FinFET工艺节点，定制设计人员的生产力正面临严重挑战。FinFET的定制设计所花时间是以前旧节点的三倍。需要新的解决方案弥补生产力差距。
“FinFET带来了很多挑战，其中一个是设计规则日益复杂。例如，从28nm到16nm，设计规则基本上涨了一倍，主要是由FinFET和双重曝光这两个技术带来的。此外，以前的单器件变成了器件阵列，布局上变的更加复杂。为什么？FinFET不能像以前一样可自行定义宽长比，可以是一个延续的数字；现在FinFET变成了离散的数字，只能是一个Fin、两个Fin或者三个Fin。如果要得到一个特定的宽长比，就需要有一些MOS管去并联，有一些MOS管去串联，最后拼出一个阵列，做出一个特定的宽长比。这时，布局就变得相当复杂。我们可以说是物理设计越来越复杂，这是一个很大的挑战。”Reed说，“此外，FinFET还有EM/IR(电迁移/电压降)的问题。线宽细，电流大，就会产生电迁移和电压降的问题。”
图：FinFET的未来发展趋势。
“Synopsys不仅拥有强大的数字产品设计工具，其实我们在模拟、混合信号产品，实际上已经有很多的经验和积累，”Reed介绍了新推出的Design Compiler工具的几个技术来源，“一个就是原SpringSoft公司的Laker，其在中国和台湾地区有大量的用户，业界的评价是布局的效率非常高。SpringSoft合并进Synopsys后，成为我们定制布局工具的一部分。第二个方面就是仿真器、快速仿真器和RC提取器。这几个产品，例如HSPICE，基本上现在是所有Foundry的黄金标准基准。第三是模拟和混合信号的IP。作为全球第二大的IP公司，我们的IP，尤其在模拟和混合信号领域，包括USB、PHY等有大量积累。特别要强调的是在FinFET领域，我们已经在开发10nm、7nm领域的IP。基本上，TSMC有任何一个新的工艺，我们都同步来提供相应的工艺IP。这样才能够满足客户设计的要求。”
图：新定制设计工具的三个初始来源。
Custom Compiler主要特性和创新？
为了将FinFET布局生产力提升到新的高度，Synopsys采用了新颖的定制设计方法，即开发视觉辅助自动化技术，从而提高普通设计任务的速度，降低迭代次数并支持复用。通过与行业领先的客户的密切合作，Custom Compiler已经应用在最先进的工艺节点上。
图：Custom Compiler总体构成。
Custom Compiler其中的一个亮点是视觉辅助自动化。对于定制设计人员而言，视觉辅助自动化是一种更加自然地加快定制设计的方法。
“可视化辅助的版图设计，就像一个新的流程。这个流程，其实是在约束条件基础上再进一步，我们通过图形化的界面来帮你产生你真正需要的约束。”Reed表示，“这个约束条件怎么让这个工具知道呢？事实上，工具会先去分析这个电路的拓扑结构，给出一些推荐方案，显示出这样一个电路大概适合一些什么样的可能性布局，并在下面显示出来。这些推荐方案并不是告诉你这就是你要做的，而是提供一些可能性。你可以发现，这批管可以这样布局，那批管可以那样布局。你可以将你需要的布局选中，并放置在显示界面的上部，最后形成一个你真正想要的布局。这就是一个逐渐逼近的优化过程。”
那么，这时工具在做什么工作？“同时，在你做这些操作的时候，就会产生新的约束条件。工具会自动把这些约束条件在后台帮你生成出来。这样你的考虑就会被继承下来，继承到约束条件中去，但是你并不需要自己去写这些约束条件。”Reed解释到。
Custom Compiler利用布局设计人员所熟悉的图形使用模式，同时无需编写复杂代码和限制条件。无需额外设置，Custom Compiler即可自动处理日常和重复性工作。它拥有四种辅助功能：Layout、In-Design、Template和Co-Design。
图：图形化的用户界面。
• Layout Assistants通过可视觉引导的自动布局及路由提高了布局速度，其路由器可高效连接FinFET阵列和大型M型晶体管。它可以自动克隆连接并创建 pin tap。用户仅使用鼠标就可引导路由器，并且它还能自动填写详细信息。该功能允许用户连续改进，在提供布局选择的同时使布局设计人员能够完全控制布局结果，无需预先输入任何文本约束条件。
图：Layout Assistants界面图。
• In-Design Assistants通过在验收验证前捕捉物理和电气错误，降低成本高昂的设计迭代次数。Custom Compiler包括速度极快并始终保持激活状态的嵌入式设计规则检查（DRC）引擎。除了DRC引擎之外，Custom Compiler还在本机实施所有电迁移检查以及电阻和电容提取。与其他“电感知”工具不同，Custom Compiler的提取功能基于Synopsys黄金标准的StarRC引擎。
图：In-Design Assistants界面。
• Template Assistants助力设计人员复用现有技能，使之轻松将之前的布局决策用于新的设计。Template Assistants实际上可以通过Layout Assistants的布局器和路由器从已完成的工作中自动学习知识。Template Assistants智能识别与先前完成的电路类似的电路，并支持用户将相同的布局和路由模式当作模板用于新的电路。Custom Compiler出厂时加载了一套内置常用电路模板，如电流镜、电平位移器和差分对。
图：Template Assistants界面。
• Co-Design Assistants将IC Compiler和Custom Compiler合并成了一个统一的定制化和数字实施解决方案。用户可以自由地在Custom Compiler与 IC Compiler之间来回切换，使用各自的指令持续改善自己的设计。利用Co-Design Assistants，IC Compiler用户可以在任何实施阶段对其数字设计执行全部定制化编辑。同样地，Custom Compiler用户可以利用IC Compiler在自己的定制化设计中实施数字区段。Co-Design Assistants的无损多次往返功能可确保跨所有数字和定制数据库同步所有变更。
图：Co-Design Assistants界面。
视觉辅助自动化设计流程4个模块的总结：
Template Assistants：助力设计人员复用现有定制布局技能
In-Design Assistants：采用自有设计规则检查与寄生提取，减少了迭代次数
Layout Assistants：采用用户指导的布局及路由，提高布局任务速度
Co-Design Assistants：统一了定制和数字流程，加快了混合信号IC设计
你可能更关注的几个问题
以下汇集了我认为大家可能会产生疑问的几个问题，均由Reed回答：
1. 我目前在采用不同公司的设计工具，该工具的兼容性如何？
“Custom Compiler基于OpenAccess和iPDK行业标准，兼容性好，因而便于采纳和使用。”
2. 对设计人员是否有新的知识要求？
“相比条件驱动的设计，视觉辅助自动化加快了布局的速度，无需迫使用户创建基于文本的限制条件或使用晦涩的语言编写代码。反之，它使用布局设计人员熟悉的语言，即使用熟悉的指令通过肉眼操控。当布局设计人员创建布局时，Custom Compiler自动推断所需的限制条件，自动执行单调的步骤。”
3. 在与主要代工厂商的合作进展如何？
“例如，Custom Compiler已通过TSMC 10nm和7nm FinFET工艺节点的认证，并合作提供Custom Compiler-ready iPDK，可以基于TSMC工艺进行定制化设计，同时，其支持轨迹模式和全着色流程等新FinFET的要求。”
4. 是否已有用户开始采用Custom Compiler?
“STMicroelectronics、GSI Technology、Asahi Kasei Microdevices等公司都开始采用。Custom Compiler也通过了STMicroelectronics的28nm FD-SOI工艺技术认证。”
5. 如何实现与数字电路的协同设计？
“以前是纯模拟设计较多，现在基本上都是数模混合电路。要处理数字部分时，可以采用我们的IC Compiler工具。我们会在两者中间建立一个接口，让这两个工具可以自由的去交互数据。事实上数字电路，例如绕线、DRC修正等也需要理由模拟工具来实现，这些部分也会产生一些交互的需求，这些都可以通过Co-Design Assistants工具来完成。”
“以绕线为例，数字工具可以快速绕几百万数量级的线。但从模拟的角度来看，常常认为绕的线质量不高，存在很多拐弯，因为其只需要整个满足时序等要求即可，并不考虑绕线是不是一条直线，是不是对称。”
6. 实时辅助如何有效地缩短设计时间？
“为什么要实时辅助？在设计后端做修改是很困难的事情，修改成本很高。以DRC为例，设计时就要考虑周全，尽量少犯DRC错，免得到时候没有地方修改这些DRC错误。另外，像电迁移、电压降等，如果在后期发现问题需要将这个线加宽，到时候可能已经没有地方加宽这条线了。在我们的可视化工具中，假设出现了DRC错误，就会自动高亮显示；假设一条线距离不够，会显示红颜色，将其拉长后就变成绿的，表示设计通过。”
7. 中国市场对模拟混合信号工具的需求如何？
“我们发现中国公司对先进工艺的接受程度并不比国外慢，而且一些大型和中型公司已经采用世界上最先进的工艺。我们认为在中国市场，由于FinFET带来的复杂性，机会很大。为什么现在模拟设计搞的这么复杂，就是因为现在制造工艺太贵，所以设计一个产品，就要做SoC，把模拟和数字全部都放进去。这时，模拟部分就不得不跟随数字工艺。事实上，10年以前模拟相对独立，现在不行，全部都是在先进市场上，对模拟设计的压力是特别大，需要相应的工具。”
优势体现在哪里？
“定制版图一直都是集成电路设计中最大的瓶颈。Custom Compiler不仅仅是个新工具，更是个新方法！”Reed强调。
最后总结一下该工具会给IC设计人员带来的好处：
Custom Compiler弥合了FinFET工艺节点带来的布局生产力差距
基于OpenAccess和iPDK行业标准，因而便于采纳和使用
将Synopsys的电路仿真、物理验证和数字化实施工具统一成一套综合的定制设计解决方案
它加快了布局速度，简化了复用流程，减少了电气或物理错误造成的迭代次数并且将IC Compiler和IC Compiler II结合，提供了一套完整的定制和数字化实施解决方案
图：提高生产力。
热门文章
更多
NTMD6N03R2G的技术参数
APP下载
登录
