功耗敏感应用的设计人员如今面对前所未有严格的系统总体功耗限制、规范和标准。与此同时，这类应用所要求的功能、性能和复杂度正不断增加，但却不能以增加电池消耗和成本作为代价。对大多数工程决定来说，确定最佳的器件取决于功耗、性能、逻辑和I/O数量方面的设计约束。由于基于Flash的非易失性FPGA不需要数百万耗电的SRAM配置数据存储单元，其静态功耗较之于基于SRAM的解决方案低很多，因而成为功耗敏感应用的理想器件。

可选的解决方案

      以前，大多数设计人员依赖ASIC来满足设计中的低功耗约束，而不是采用FPGA。由于开发周期较长、NRE高、缺乏应对标准变化及后期设计修改灵活性差，采用硬连线的ASIC风险较高，对产品生命周期较短的应用不太实际。随着竞争加剧，上市时间对产品的成败越来越重要，PLD逐渐成为首选的解决方案。事实上，越来越多的设计人员开始发现，为适应不断演进的标准、缩短开发周期并达到下一代前沿半导体产品所要求的封装和功耗指标，必须采用低功耗的可编程解决方案。

      当然，并非所有的可编程逻辑技术都能很好地满足低功耗要求。事实上，当今市场上某些“低功耗”FPGA的电流消耗高达30mA，这通常比典型的功耗敏感电池供电应用所能容忍的耗电量还要1到2个数量级。基于SRAM技术的器件在上电启动时还会产生浪涌电流，并在系统初始化期间出现加载配置数据的功率尖峰，这会导致额外的电池消耗。基于Flash技术的单芯片器件不需要外接配置数据器件(如启动PROM或微控制器) 来完成每次上电启动的编程加载工作，并具有上电即用功能，无需外部器件的协助就可完成系统上电。去除SRAM FPGA所需的额外部件，不仅可减少电路板空间和系统功耗，还能提高可靠性，简化库存管理，将整体系统成本降低多达70%。

采用Flash*Freeze技术的IGLOO PLUS系列FPGA。

      但是，继续降低器件电源电压(Vcc)的日子已不复存在。不仅如此，由于基于SRAM技术的FPGA晶体管密度极高，每一次半导体工艺节点的缩小都意味着静态功耗的增加，因为工艺节点缩小后，量子隧道效应和亚阈区泄漏之类的问题变得更加严重。这对面向功耗敏感应用的器件是个实实在在的挑战。随着漏电流增加，静态功耗开始成为功耗的主要部分，因此静态功耗成为人们最关心的问题。

      由于不需要数百万SRAM配置数据存储单元，基于Flash的非易失性FPGA的静态功耗比基于SRAM的解决方案要低很多。因此，基于Flash的非易失性FPGA是低功耗应用的理想器件。事实上，在市面上基于Flash的低成本FPGA中，设计人员可以选择专门针对功耗、速度和I/O以及功耗及成本敏感应用的基本设计要求进行了优化的产品。

Actel公司高级产品市场经理Hezi Saar。[page]

      1．针对功耗而优化

      由于Flash FPGA的静态功耗比竞争的可编程逻辑产品低，静态功耗仅5μW的IGLOO 系列FPGA能将便携产品的电池待机时间延长至数周和数月。为将功耗降到5μW，该系列FPGA采用了Flash*Freeze技术以及相应的控制引脚。设计人员还利用Flash*Freeze引脚在1μs之内迅速、方便地进入或退出特殊的低功耗模式。IGLOO FPGA采用4×4mm封装，焊球间距为0.4mm，是市面上最小的可编程逻辑器件封装，对于那些极低功耗和极小尺寸至关重要的应用特别具吸引力。

      2．针对功耗和I/O而优化

      某些基于Flash技术的FPGA (如静态功耗仅5μW的IGLOO PLUS系列FPGA)已针对需要I/O密集的内存总线操作、通用I/O扩展、时序逻辑、接口转换、存储和人机界面触摸屏及键盘技术的应用进行了优化。较之于同等封装尺寸的竞争对手可编程逻辑产品，这类器件减少了6倍的静态功耗、50%的动态功耗、增加了2倍的I/O密度以及2.7倍的逻辑密度。

      除了更好地支持不同电平外，IGLOO PLUS系列器件具备4个I/O组，以便进行独立的电平调整。由于能更好地支持不同的电平，这项功能对于应用处理器和专用标准产品(ASSP) 之间的桥接非常关键，因为所用的I/O标准和电压可能不同。IGLOO PLUS系列器件支持独立的施密特触发器输入和热插拨。施密特触发器输入在电路中提供更好的抗扰性，让设计人员能可靠地识别缓慢上升的输入信号，如键盘或人机界面触摸屏输入信号。热插拔功能对于便携式媒体播放器和游戏机等设备很有益，因为它们通常都需要实时接入或关断大容量固态存储模块和人机界面控制器。此外，在FPGA处于超低功耗模式时保持I/O处于“ON”状态，对于便携或电池供电应用，如智能电话、数字相框、无线音频和无线视频应用也很重要。

      3．功耗与速度之间的平衡

      对高性能、功耗敏感应用的设计人员来说，基于 Flash的ProASIC3L器件提供了高速度、低功耗和低成本之间的最佳平衡，并支持1.2V内核电压和I/O电压，以及灵活的低功耗运作模式。这使设计人员无需关断时钟或电源，即可迅速将器件从动态工作模式切换到静态模式。在采用了同级100万门 FPGA的典型高速设计中，ProASIC3L 器件的动态功耗只有100mA，静态功耗仅为1mW，而以SRAM为基础的竞争解决方案的动态功耗要高出60%，静态功耗更是其100倍。

      4．针对速度而优化

      目前已有一些基于 Flash的低功耗FPGA系列针对性能进行了优化，同时又保持了具吸引力的功耗指标。例如系统门密度达百万的ProASIC3 FPGA，其工作频率达350 MHz，在典型条件下待机电流仅为8mA，比基于SRAM技术的竞争产品几乎降低了一个数量级。该产品为高性能市场如工业、医疗和科学等领域的设计人员提供了具有高速度、低功耗和低成本的灵活及功能丰富的解决方案。