端接器中的串扰-EDA365

嵌入式 > 技术百科 > 详情

端接器中的串扰

发布时间：

标签:
噪声
串扰

图6.16中，相邻的端接电路会在电路走线之间交叉耦合信号能量。这种交叉耦合比通常发生在相邻传输线之间的串扰更严重。

本文将提供接交叉耦合的实际测量结果，同时给出了一些预测端接电路串扰的提示。

端接中的串扰同时来自互感耦合和互容耦合。感性耦合通常比较大，总耦合是感性部分和容性部分的总和，这两部分都与输入信号的导数成正比。我们的目的是找到一个总耦合系数，而不关心安到底是磁场还是电场的耦合。

其中：噪声电压=耦合到走线2的峰值串扰
      K=交叉耦合系数
      R=阻抗，Ω
      △V=驱动信号阶跃幅度，V
      T10~90%=驱动信号上升时间，S

1、相邻实芯电阻的串扰

端接电阻相邻插装的感性耦合通常依照上式的规则。我们可以用这个近似式来方便地估算串扰系数：

其中，Y=两个插孔之间电阻的长度，IN
      H=到地平面的中心线的高度，IN
      W=电阻中心线之间的间距，IN
      K=串扰耦合系数

图6.17绘出K的测量值和计算值，测量值是从一个实际例子中测量出的真实串扰，然后采用式（）推算出K值，计算值是从上式得出的，采用与实际例子中相同的长度和高度，但间距不同。

如果电阻的布局是交错的，如图6.18所示，就要用交叠长度来代替上式中的Y。

2、相邻表面贴装电阻的串扰

表面贴装电阻本身距离电路板比较近，与实芯电阻相比，可以大大降低串扰系数。为了取得最好的效果，使地平面层接近电路板外层表面，直接把地层埋在表面贴装元件下面，这样可以减小上式中的参数H、降低串扰。

3、单列直插（SIP）端接电阻的串据

这些器件的效果可能好，也可能不好，这要取决于其内部的走线。图6.19显示出了单接地引脚端接电阻的共同电流路径，这个共同电流路径会在该封装的电阻间引入大量的耦合电感。

表6.2列出了0.1IN间距SIP封装电阻排的典型耦合系数。封装SIP-A包含7个电阻，采用8引脚的封装，一端有公共的地线引脚。在封装SIP-A中，电阻7距离地线引脚最远，封装SIP-B包含4个电阻，采用8引脚的封装，每个电阻都有独立的地，所有的电阻都是50欧，独立SIP-B封装比公共地网络的性能几乎好100倍。

采用式可以把这些耦合系数转换成耦合噪声电平。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』