×
嵌入式开发 > 详情

在定点DSP上的浮点仿真变得切实可行

发布时间:2020-06-17 发布时间:
|
在定点DSP上的浮点仿真变得切实可行
数字信号处理器(DSP)分为两大类:定点DSP和浮点DSP。一般来讲,处于技术前沿的定点DSP系列往往趋向于注重快速、低功耗和低成本,而浮点DSP可以在大动态范围内提供高精度。动态范围是指可以用数字形式表示的最大数字量和最小数字量之间的比率,而精度是指可以用来定义化分最小度量的间隔。
在实际应用中,只需要少量浮点功能应用的那些设计工程师位于“灰色区”,他们经常被迫使用更高成本的浮点处理器。然而现在,一些定点处理器按照给定合适的体系结构能以如此之高的时钟速率运行,从而使它有可能仿真浮点运算。这种方法使设计工程师能够为了低成本和低功耗运算折衷浮点运算效率。很明显,这种方法并不是为了真正的浮点密集型应用,但是它为“身陷灰色区”的设计工程师提出一个吸引人的机会。由于它的高时钟速度和低成本优势,所以美国模拟器件公司(ADI)的16 bit Blackfin DSP系列为浮点仿真的实现提供一个好的平台。

在定点数表示方法中,小数点的位置只取决于使用小数计算还是整数计算。该方法在简化数值运算和节省存储器的同时,在动态范围和精度之间进行了折衷。在保持高分辨率同时要求大范围数值的情况下,基于大小和指数移位的小数点就很适合。
非常大和非常小的数可以按浮点格式存储,用科学计数法表示。浮点数由尾数和指数构成。浮点数的每一部分都以浮点格式存储。通常,尾数以小数形式表示,而指数通常用无符号位整数形式表示。
如果浮点数不包括多余的符号位,即所有位都是有效的,那么就要把它规格化。规格化为有用位数提供最高的精度。它也简化大小的比较,因为指数较大的数具有比较大的值,只有指数相等时才有必要比较尾数。大多数实例(包括这里给出的例子)都采用规格化输入从而产生规格化结果。
取决于动态范围或精度的那个参数对于给定应用更重要,定点DSP上的浮点仿真采用的形式可以是全IEEE-754浮点格式或非IEEE浮点格式。在某些情况下,甚至双精度定点表示法也可以满足。


『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

热门文章 更多
NXP推出Wi-Fi 6E三频段SOC 充分释放6GHz频谱潜力