BM苏黎世研究中心的科学家们日前表示，已经发现能够可靠地在相变存储器(PCM)单元中储存多个位元的方法。该小组采用90nm工艺技术，在200k单元阵列中实现了每存储单元为四层(2位元)，并表示已开发出一种编码方法，能克服材料随时间松弛的特性。该mushroom type存储器单元带有掺杂的Ge2Sb2Te5以作为相变材料。

相变存储器是一种透过使用电加热方式以改变材料相位和硫化层阻抗为基础的非挥发性存储器。它被喻为可取代既有闪存和DRAM的可能候选技术，但这项技术却难以用在90nm以下工艺。

不过，IBM指出，结合了速度、耐用性、非挥发性和密度等特性，PCM可望在未来五年内于企业IT和储存系统领域中开启全新的范式转移(paradigm shift)。

IBM苏黎士研究人员的最主要页献之一，是可用于小型存储器单元丛集的调变编码方案，以克服多位元PCM的短期漂移问题──该问题可能导致储存阻抗位准随时间漂移，从而引发读取错误。

在目前的工作中，IBM的科学家使用基于电极之间不同非晶、结晶比例的四种不同阻抗位准，来储存00,01,10和11等位元组合。

“我们以来自理想位准的偏差为基础来施加电压，而后再测量阻抗。若未达到阻抗的理想位准，我们便会施加其他的电压脉冲并再次测量，直到我们获得精确的位准为止， ”IBM苏黎士研究院的存储器和探测技术经理Haris Pozidis说。

编码技术克服漂移容差

但是，由于非晶状态的原子结构松弛，因此在相位变化后随时间而增大的阻抗，最终将导致读取错误，IBM表示。为了克服这个问题，IBM提出了一种编码技术，据称可容忍这些漂移。该技术是以平均而言，具有不同阻抗位准的相对编程单元顺序并未因漂移而改变这一事实为基础。因此，在编码字元中对资料编码，也可应用在存储单元丛集中，在这种情况下，便有可能耗用些许存储器密度来改善位元错误率。

IBM表示，在室温下，经过37天测试后，每一个1.57位元的单元位元错误率为1/100,000。与传统纠错编码方案相比，新方法可望将整体错误率降至1/10^15甚至更低，但这还需要实际应用在存储器元件中。

Pozadis指出，“我们不相信这会是根本上的限制，我们相信未来将能扩展到每单元3位元甚至4位元。”他同时证实，采用迭代编程和编码对较慢的编程和读取时间是有影响的。还必须考虑到晶粒面积，他说，因为必须使用到参考单元，而且还需要提供编解码硬体部份。

其PCM测试芯片是由位在佛蒙特州伯灵顿，约克城高地(Yorktown Heights)，纽约和苏黎世的科学家及工程师们共同设计及制造。