IEEE公布了更新版的 IEEE 1149.1-2013 「测试存取埠与边界扫描架构标准(Standard for Test Access Port and Boundary-Scan Architecture)」，也就是由产业界熟知的 JTAG (Joint Test Action Group) 所负责管辖的标准；新版标准旨在藉由透过利用独立于各家供应商、阶层式的测试语言(hierarchical test languages)，实现横跨整个IC生命周期阶段的测试重复使用(test re-use)，为电子产业界大幅降低成本。

IEEE 1149.1 标准最初是在2001诞生，新版标准可让关键领域的矽智财(IP)专门技术──例如如何配置一个回反测试(loopback testing)应用的串行/解串器(serializer/deserializer，SERDES)──转换成IP设计者与 IC设计者、印刷电路板(PCB)设计工程师、测试工程师都能用电脑读取的格式，为整个供应链都带来成本节约的效应。

IEEE 1149.1-2013估计可为电子产业界带来的成本节约效应高达数十亿美元，该标准定义了一个新的阶层式程序定义语言(Procedural Definition Language，PDL)──是一种以Tcl为基础的标准测试语言，阶层扩展至原始边界扫描叙述语言(Boundary Scan Description Language，BSDL)，描述晶片上的IP测试资料暂存器(data register)。

此外有8个新的IC指令级选项，为板级测试的配置I/O提供基础，可减缓在电路板等级重复测试IC时可能出现的假性故障(false failures)，并透过电子晶片识别码(Electronic Chip ID)回溯关联至晶圆级测试结果。

现在，IP供应商能将IP测试介面以及如何运作IP的方法，以类似英文的语言建档，而且所有的IC都只需要做一次，然后在IC与电路板等级以软体工具重新指向(re-target)以上文件以进行测试；总之在新版的IEEE 1149.1中，工作小组聚焦于两大重点：一是藉由新的PDL语言降低产业界成本，二是在IC的整个生命周期支援测试重复使用。

IEEE 1149.1-2013也提供与其他两项重要产业标准的关键偕同效应，一是支援IEEE 1801-2013　「低功耗IC测试与验证标准(Standard for Design and Verification of Low Power Integrated Circuits)」所规范的跨电源域分段式(segmented)晶片上测试资料暂存器。

其二是IEEE 1149.1-2013让IP的描述与运作符合IEEE 1500-2005 「以嵌入式核心为基础的IC可测试性方法标准(Standard Testability Method for Embedded Core-based Integrated Circuits)」所规范的架构。此外，新标准也加入了对IEEE 1500 Wrapper Serial Ports的支援。