有一种流派认为，硬件/软件代码签名是明天的技术，而且永远都是。但是真的是这样吗?

　　该技术自1990年代中期以来就存在，当时人们首次尝试使软件设计团队能够在芯片从晶圆厂退回之前开始工作。有两个因素导致最初的工作陷入困境：上市时间远没有今天重要。而且项目中的软件与硬件的比例很小。

　　今天，情况发生了很大变化。上市时间-更准确地说-批量生产时间至关重要，软件是SoC设计的主要部分，软件工程师通常占设计团队的70%。然而，应对设计不断变化的工具还没有出现。

　　看来电子世界的某些部分开始变得不耐烦了。在今年的设计自动化会议上，来自飞思卡尔和英特尔的高管呼吁教育领域开发必要的工具，以帮助他们应对未来的挑战。

　　Cadence系统实现产品管理高级总监Michal Siwinski(如图)说：“飞思卡尔希望在硬件和软件开发之间建立一条平行的道路，而英特尔则希望有更高的意图。我们相信这两种方法，并且正在打破某些技术，总的来说，我们对使软件开发可以更早开始的技术讨论和决策产生了浓厚的兴趣，这些讨论不仅涉及新程序的工具，而且还涉及现有产品中的使用。 ，需要进行修改并调整软件。”

　　Mentor Graphics仿真部门的市场营销总监Jim Kenney在这一领域具有丰富的经验。他提到了Seamless于1996年推出的产品，该产品旨在让用户在设计周期的早期解决硬件/软件集成问题。“它使人们可以将事物从硬件转移到软件，从而看到效果。但是没人想要它;他们似乎并不需要帮助他们进行实验的工具。”

　　Kenney认为，与技术相关的问题更多是与人相关的问题。“有些东西显然是硬件，有些显然是软件。架构师会坐下来做出其余决定。通常，这些决定已经做出了。”

　　Siwinski相信很多技术通常都领先于他们的时代。“虚拟原型技术是一项伟大的技术，但是市场还没有准备好。今天，软件正在驱动市场，因此拥有可用的设备非常重要。软件可以代表设计团队的75%，而十年前的情况并非如此。但是，eda供应商必须决定是否提供指向工具，或者工程师将其用作GDS设计流程的RTL的一部分。”

　　Kenney认为，硬件/软件代码签名是关于如何利用多个处理器内核的全部。“但是工具不能满足这些需求;硬件设计人员可以在芯片上放置更多的内核，而软件开发人员无法充分利用这些内核。”

　　重新设计的成本潜藏在对硬件/软件代码签名工具的呼吁背后：不仅是制造新样品的实际成本，而且是失去的市场机会。肯尼说：“当芯片从工厂返回时，客户要做的第一件事就是在硬件上运行软件。但是，同样重要的是，他们想要一个完整的工作环境。他们希望启动操作系统。系统，如果是图形芯片，则希望看到它画出一些东西。

　　“如果他们能够针对硬件表示进行验证和诊断，那么他们将知道如果芯片不工作，这将是硅片问题。”

　　Siwinski认为，潜在的解决方案可能来自提供更高级别的抽象。他声称：“某些元素需要处于较低的级别，但是即使您选择了体系结构，也可以在较低的级别进行调整。如果可以将工作的平衡性转移到较高的级别，例如事务级别。在建模方面，软件和开发硬件的建模意图相似。通过这种方式，将可以有效地设计新产品和对衍生产品进行参数化。”

　　在Siwinski的模型中，芯片的设计始于制定规范。“它告诉您产品应该做什么，图形期望，功耗等。随着设计的进行，可以做出更多的硬件/软件分区决策。一旦对芯片的外观有了一个很好的了解，第一个可以开发多套模型，并且可以并行开始软件工作。”

　　他还认为，软件和硬件团队之间需要更好地理解。“我们看到了其中的一些情况，这并不是因为工程团队已经制定出解决方案，而是因为管理层决定迫不及待地要等待以工程为主导的解决方案。”

　　肯尼还看到了仿真方面的挑战。“更多的软件工程师希望使用仿真。问题是仿真运行在几个MHz上;软件工程师希望以GHz速率运行。我们面临的挑战是让软件开发人员以比他们想要的慢得多的速度运行;我们有拖动它们并向他们展示其好处。

　　“软件人们希望目标能够继续运行并能够实现“运行”。我们正在努力使仿真器看起来更像目标硬件。”

　　最后，Siwinksi说他相信事实是软件将使自动化变得更好的关键因素。“硬件/软件联合开发系统将是第一步，但不会止步于此。” 他承认这些步骤将把eda带入新领域。“随着我们的前进，这个新世界对我们和工程团队来说都是新的。”

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』