保持时间-EDA365

研发资源 > 标签 > 保持时间

|相关技术

如何使用现有布局来省去缓冲器/逆变器

发布时间：2020-07-02

在SoC设计中.EDA工具处理完网络列表之后插入的逻辑均被称作ECO.可以不必进行合成.地点和路线.提取.串音等整个SoC设计周期.从而节省完成ECO的时间.可以采用省钱方式来执行后掩膜工程变更清单. 如果只修改少量 ...<全部>

模拟电路设计

|

21

数字电路中的几个基本概念

发布时间：2020-07-01

建立时间和保持时间建立时间(setupTIme)是指在触发器的时钟信号上升沿到来以前.数据稳定不变的时间.如果建立时间不够.数据将不能在这个时钟上升沿被打入触发器,保持时间(hold TIme)是指在触发器的时钟信号上 ...<全部>

嵌入式开发

|

43

数字电路中的几个基本概念

发布时间：2020-05-16

建立时间和保持时间建立时间(setuptime)是指在触发器的时钟信号上升沿到来以前.数据稳定不变的时间.如果建立时间不够.数据将不能在这个时钟上升沿被打入触发器,保持时间(hold time)是指在触发器的时钟信号上 ...<全部>

可编程逻辑

|

74

怎样提高模块电源输出电压的保持时间

发布时间：2024-05-13

在机载产品中.为了满足国军标GJB181-86对用电设备的要求.在地面电瓶车和机上电源转换期间以及汇流条切换过程瞬间.如何使机上设备正常工作.即怎样提高模块电源输出电压的保持时间.也是模块电源作为机载电 ...<全部>

电源硬件技术

|

133

FPGA建立时间和保持时间你必须知道的

发布时间：2024-05-13

时钟是FPGA设计中最重要的信号.FPGA系统内大部分器件的动作都是在时钟的上升沿或者下降沿进行.无论是在输入.输出或是寄存器与寄存器之间.只要设计到时钟上升沿或者下降沿的采样.就会提到建立时间(setup TIme) 和保持时间(hold TIme) . ...<全部>

可编程逻辑

|

23

上一个下一个

一期总投资5亿，出场即“巅峰”，这家EDA公司凭什么立足？

一期总投资5亿，出场即“巅峰”，这家EDA公司凭什么立足？

|相关标签

|热门文章

数字电路中的几个基本概念

如何使用现有布局来省去缓冲器/逆变器

数字电路中的几个基本概念