时序-EDA365

研发资源 > 标签 > 时序

优化高速接口的时序裕量

过去十年中.高速数字总线已经获得了令人瞩目的发展.它们不仅比以往更快.而且还正在改变系统定时数据的方式.为提高数据吞吐量.新兴的同步数字总线可以通过一套定时机制在每个时钟周期内多次发送数据.本文将对源...

模拟电路设计

|

发布时间：2020-07-03

SOC时序分析中的跳变点介绍

跳变点是所有重要时序分析工具中的一个重要概念.跳变点被时序分析工具用来计算设计节点上的时延与过渡值.跳变点的有些不同含义可能会被时序分析工程师忽略.而这在SOC设计后期.也就是要对时序签字时可能会导致问...

嵌入式开发

|

发布时间：2020-07-03

RAM读写时序限制解决方案

本文为了提高AVS解码器的处理速度.综合了国内外学者的设计思想提出了一种逆扫描.反量化与反变换模块结构.在消耗逻辑资源允许的情况下提高了处理速度.做到速度和面积的平衡.本文将逆扫描.反量化和反变换模块结...

嵌入式开发

|

发布时间：2020-07-03

时序.精确度和可重复性以外的东西

在您决定哪种转换器最为适合于您的应用时.您可能会首先想到速度.精确度以及未来系统的可重复性.好吧.这都没问题.但请不要局限于这些显而易见的东西.一封来自 Harvey Wiggins 的电子邮件谈及了让一组 Δ-Σ 转换...

模拟电路设计

|

发布时间：2020-07-03

NxN MIMO基站与外部时序参考同步

针对电信基站.系统架构师需要花费相当多的精力和时间设计高性能时钟和正弦波振荡电路.单芯片收发器虽然整合了许多此类信号发生器.但仍然需要一个参考时钟.一个网络中的各基站一般相互同步.因此该参考时钟必须与...

模拟电路设计

|

发布时间：2020-07-02

单片机内部的时序图简介

单片机内部的时序单片机执行各种操作时.CPU都是严格按照规定的时间顺序完成相关的工作.这种时间上的先后顺序成为时序.单周期指令的操作时序双周期指令的操作时序时钟电路时钟电路参数:频率范围:0-40MHzC1.C2...

嵌入式开发

|

发布时间：2020-07-02

单片机内部的时序分析

单片机内部的时序单片机执行各种操作时.CPU都是严格按照规定的时间顺序完成相关的工作.这种时间上的先后顺序成为时序.单周期指令的操作时序双周期指令的操作时序时钟电路时钟电路参数:频率范围:0-40MHzC1.C2...

嵌入式开发

|

发布时间：2020-07-02

FPGA时序收敛分析

您编写的代码是不是虽然在仿真器中表现正常.但是在现场却断断续续出错?要不然就是有可能在您使用更高版本的工具链进行编译时.它开始出错.您检查自己的测试平台.并确认测试已经做到 100% 的完全覆盖.而且所有测...

嵌入式开发

|

发布时间：2020-07-02

影响FPGA设计周期生产力的最大因素是什么?

提高FPGA设计生产力的工具.技巧和方法.影响FPGA设计周期生产力的最大因素是什么?许多设计人员的答案是.时序收敛是影响产品设计走向市场的关键.高效实现时序收敛.获得可信的结果是每一位设计师的梦想.然而.这...

嵌入式开发

|

FPGA
时序

发布时间：2020-07-01

DSP片外高速海量SDRAM存储系统设计

在数字图像处理.航空航天等高速信号处理应用场合.需要有高速大容量存储空间的强力支持.来满足系统对海量数据吞吐的要求.通过使用大容量同步动态RAM(SDRAM)来扩展嵌入式DSP系统存储空间的方法.选用ISSI公司的I...

DSP系统

|

发布时间：2020-07-01

首页上一页 2 3 4 5 6 7 8 下一页尾页

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

|相关标签

|热门文章

嵌入式视频系统中SDRAM时序控制分析

基于有限状态机的飞行器自毁系统时序控制设计

FSMC驱动TFTLCD原理,时序和寄存器介绍

单片机 I2C 时序介绍

单片机的扩展RAM读写时序实验