搜索
每日签到
|
APP下载
|
登录
首页
研发技术
技术分类
嵌入式
模拟电子
电磁兼容
单片机
电池
电源
RF射频
传感器
显示-光电
FPGA/DSP
接口总线驱动
全部
前沿技术
高通5G手机芯片性能测评
高频小信号谐振放大电路时域与频域对比分析
高薪IC设计工程师是如何炼成的?
龙芯发布四款芯片:加速产业布局 中国芯大有可为
为什么我们要用隔离式放大器
热门技术文章
液晶显示器控制设计_含源程序代码
飞思卡尔数字压力传感器实现硬盘驱动存储容量增加
骁龙710为全新层级的智能手机提供用户所需的的顶级特性
解读西部电子设计行业四大亮点
节点转换成本升级,摩尔定律将在2014年被打破?
适用于WLAN IEEE80211a标准的双模前置分频器设计
行业应用
行业应用
医疗电子
物联网
智能电网
汽车电子
工业控制
AI
家电数码
热门应用
物联网网关是智能家居发展的重要支撑
齐聚澳门 ViewSonic优派助阵MDL Macau Dota 2 国际精英邀请赛
龙芯、飞腾、申威进入国企采购目录 但不应过度解读
绝缘电阻极化指数测量方法
阿特斯阳光电力加入 Intertek ‘卫星计划’
最新应用文章
区块链本体跨链技术设计方案解析
机器人技术电路设计图集锦
智能手环怎么用_智能手环使用教程
以IoT联接智能家居和楼宇
工业机器人控制系统由什么组成
绝缘电阻测试仪及兆欧表的组成和选用标准
电子论坛
社区导航
更多>
硬件设计讨论
电磁兼容&安规论坛
射频RF|微波技术
电源技术论坛
信号完整性SI/PI仿真
芯片SIP|封装设计
单片机|MCU论坛
ARM|DSP嵌入式论坛
物联网技术
FPGA|CPLD论坛
MATLAB论坛
器件选型&认证
Cadence Allegro论坛
Allegro Skill开发
Orcad|Concept论坛
Mentor Xpedition论坛
PADS PCB论坛
Altium Protel论坛
PCB封装库论坛
EDA365作品展
PCB生产工艺论坛
电子装联PCBA工艺&设备论坛
IPD流程管理
失效分析&可靠性
元器件国产化论坛
EDA365线下活动区
职业生涯
EDA365原创吧
巢粉引擎
电巢直播
研发资源
电子百科
器件手册
设计外包
EDA365 Skill
EDA365 Tools
Xilinx开发者社区
电巢
研发资源
>
标签
>
高速接口
高速接口
...
|
相关技术
C8051与SRAM的高速接口
发布时间:2020-08-24
C8051系列单片机没有与标准的51单片机那样的数据总线(RD.WR.ALE)等,只能采用通用I/O口模拟总线方式访问外部存储器. 因此,C8051访问一次外部存储器需要几十条指令.即便这样,由于C8051的绝大多数指令的执行只需 ...
<全部>
单片机程序设计
|
SRAM
c8051
高速接口
155
一种适用于高速接口电路的新型均衡电路
发布时间:2020-07-09
1引言传输线与印制PCB背板损耗已成为限制高速信号传输速度的主要因素.在信号传输过程中.趋肤效应和介电损耗对信号高频分量的影响尤其严重.同时.信号的高频衰减会引起强烈的码间干扰(ISI).对后级时钟数 ...
<全部>
嵌入式开发
|
高速接口
均衡电路
速度瓶颈
72
优化高速接口的时序裕量
发布时间:2020-07-03
过去十年中.高速数字总线已经获得了令人瞩目的发展.它们不仅比以往更快.而且还正在改变系统定时数据的方式.为提高数据吞吐量.新兴的同步数字总线可以通过一套定时机制在每个时钟周期内多次发送数据.本文将对源 ...
<全部>
模拟电路设计
|
时序
高速接口
36
解密JESD204高速接口的奥秘
发布时间:2020-06-24
JESD204是近年来进展比较迅速的高速接口.JESD204数据转换器串行接口标准由JEDEC委员会制定.旨在标准化并减少高速数据转换器与FPGA(现场可编程门阵列)等其它器件之间的数据输入/输出数目.更少的互连可简化布局布 ...
<全部>
模拟器件
|
ADI
JESD204
高速接口
148
解密JESD204高速接口的奥秘
发布时间:2020-06-23
JESD204是近年来进展比较迅速的高速接口.JESD204数据转换器串行接口标准由JEDEC委员会制定.旨在标准化并减少高速数据转换器与FPGA(现场可编程门阵列)等其它器件之间的数据输入/输出数目.更少的互连可简化布局布 ...
<全部>
其他资讯
|
ADI
JESD204
高速接口
140
优化高速接口的时序裕量
发布时间:2020-06-22
本文将对源同步定时如何优化高速接口时序裕量进行讨论.时序预算是对系统正常工作所需时序参数或时序要求的计算.为了使同步系统正常工作.其时序需求必须在一个时钟周期内满足.对时序的预算涉及到许多因素.包括对 ...
<全部>
集成电路
|
高速接口
时序裕量
116
芯片世界观︱想靠嵌入式FPGA摆脱[备胎"局面.FPGA厂商还要克服这些技术挑战
发布时间:2024-11-22
嵌入式FPGA的验证有几个重要的挑战.Cadence的系统和验证部门产品管理高级组长Frank Schirrmeister指出.[第一个挑战是您怎么在构建一颗芯片时验证它.这是一个非常奇怪的问题.此外.那些使用嵌入了FPGA的芯片的人也同样面临验证上的挑战.如果这里有一颗嵌入了Xilinx Zynq FPGA的芯片 ...
<全部>
可编程逻辑
|
soc
ASIC
高速接口
嵌入式FPGA
42
上一个
下一个
|
最新活动
第26届高交会元宇宙完美收官,数字化参会体验引爆全场
|
相关标签
ADI
JESD204
时序
时序裕量
soc
SRAM
均衡电路
ASIC
|
热门文章
优化高速接口的时序裕量
优化高速接口的时序裕量
C8051与SRAM的高速接口
一种适用于高速接口电路的新型均衡电路
解密JESD204高速接口的奥秘