FPGA-EDA365

研发资源 > 标签 > FPGA

并行编程提升单芯片多处理性能

在指定的实现技术下.要将单个处理器性能发挥到极致并不容易.更快的时钟.更深的管线和更大的缓存都会导致占用更大的硅片面积和功耗开销.并有可能使得最后10%的性能增益化为乌有.有些时候没有其它选择.只能靠提...

嵌入式开发

|

FPGA
嵌入式

发布时间：2020-06-16

并行NOR Flash在SOPC开发中的应用设计

引言随着FPGA技术的发展.出现了一种新概念的嵌入式系统.即SOPC(System On Programmable Chip).SOPC技术融合了SoC和FPGA的优点.将处理器.片上总线.片上存储器.内部外设.I/O接口以及自定义逻辑集成在同一片F...

嵌入式开发

|

发布时间：2020-06-16

常见问答:关于ISE设计套件11.1

1)赛灵思今天将宣布推出何种产品?推出业界领先的FPGA设计环境的最新版ISE? 设计套件 11.1 (ISE? Design Suite 11.1).可为赛灵思 (Xilinx) 目标设计平台 (Targeted Design Platforms) 提供可编程基础的主要部分.该...

嵌入式开发

|

发布时间：2020-06-16

Verilog设计中的一些避免犯错的小技巧

这是一个在设计中常犯的错误列表.这些错误常使得你的设计不可靠或速度较慢.为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查. 可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时...

嵌入式开发

|

FPGA
verilog

发布时间：2020-06-15

一种基于FPGA的语音密码锁设计

引言电子密码锁系统主要由电子锁体.电子密匙等部分组成.一把电子密匙里能存放多组开锁密码.用户在使用过程中能够随时修改开锁密码.更新或配制钥匙里开锁密码.一把电子锁可配制多把钥匙.语音方面的广...

嵌入式开发

|

FPGA
芯片

发布时间：2020-06-15

一种基于FPGA的帧同步提取方法的研究

在可靠的通信系统中,要保证接收端能正确解调出信息,必须要有一个同步系统,以实现发送端和接收端的同步,因此同步提取在通信系统中是至关重要的.一个简单的接收系统框图如图1所示.本文介绍一种基于现场可编程门阵列(...

嵌入式开发

|

发布时间：2020-06-15

一种基于FPGA的嵌入式块SRAM的设计

1 引言对于逻辑芯片的嵌入存储器来说.嵌入式SRAM 是最常用的一种.其典型的应用包括片上缓冲器.高速缓冲存储器.寄存器堆等.除非用到某些特殊的结构.标准的六管单元(6T)SRAM 对于逻辑工艺有着很好...

嵌入式开发

|

发布时间：2020-06-15

一种基于FPGA[乒乓球比赛游戏机"的设计

可编程逻辑器件FPGA以其开发周期短.成本低.功耗低.可靠性高等优势.广泛应用于通信.航空.医疗等领域.近年来在消费电子领域中的应用也日渐增加.为进一步挖掘FPGA在家庭娱乐如游戏机开发与应用中的巨大商机.介...

嵌入式开发

|

发布时间：2020-06-15

ZYNQ器件的启动配置方法解读

无任是用CPU作为系统的主要器件.还是用FPGA作为系统的主要器件.系统设计中首先要考虑到的问题就是处理器的启动加载问题.XILINX推出的ZYNQ可扩展处理平台.片内包括两个高性能的ARM Cortex A9硬核(称为处理系统pro...

嵌入式开发

|

发布时间：2020-06-15

ZYNQ器件的启动配置方法

无任是用CPU作为系统的主要器件.还是用FPGA作为系统的主要器件.系统设计中首先要考虑到的问题就是处理器的启动加载问题.XILINX推出的ZYNQ可扩展处理平台.片内包括两个高性能的ARM Cortex A9硬核(称为处理系统pr...

嵌入式开发

|

发布时间：2020-06-15

首页上一页 301 302 303 304 305 306 307 下一页尾页

那些提前布局的人，早已站在了新蓝海的潮头

那些提前布局的人，早已站在了新蓝海的潮头

|相关标签

|热门文章

学习FPGA 首先要知道哪些

随着技术的进步在FPGA中实现信号处理算法成为有吸引力的替代方案

基于DSP和FPGA的多波形雷达回波中频模拟器实现

基于ARM和FPGA的嵌入式数控系统设计方案

基于FPGA的浮点数据格式和高效的多输入浮点乘法器结构设计