FPGA-EDA365

研发资源 > 标签 > FPGA

FPGA实战开发技巧(13)

5.7FPGA设计的IP和算法应用基于IP的设计已成为目前FPGA设计的主流方法之一.本章首先给出IP的定义.然后以FFTIP核为例.介绍赛灵思IP核的应用. 5.7.1IP核综述IP(Intelligent Property) 核是具有知识产权核的集成电...

嵌入式开发

|

发布时间：2020-06-13

FPGA实战开发技巧(12)

5.6 大规模设计的调试经验在大规模设计的调试应该按照和设计理念相反的顺序.从底层测试.主要依靠ChipScope Pro 工具.下面主要介绍ChipScope Pro.FPGA Editor 组件的使用方法....

嵌入式开发

|

FPGA
Xilinx

发布时间：2020-06-13

FPGA实战开发技巧(11)

5.5.4 从串配置模式在串行模式下.需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA芯片.其模式选择信号M[2:0]=3`b111.典型的Spartan 3E系列FPGA单片配置电路如图5.5.11所示.DIN输入管脚...

嵌入式开发

|

FPGA
赛灵思

发布时间：2020-06-13

FPGA实战开发技巧(10)

5.5.3 SPI串行Flash配置模式1．SPI串行配置介绍串行Flash的特点是占用管脚比较少.作为系统的数据存贮非常合适.一般都是采用串行外设接口(SPI 总线接口).Flash 存贮器与EEPROM根本不同的特征就是EEPROM可以按字节...

嵌入式开发

|

发布时间：2020-06-13

FPGA学习:PLL分频计数的LED闪烁实例

如图8.17所示.本实例将用到FPGA内部的PLL资源.输入FPGA引脚上的25MHz时钟.配置PLL使其输出4路分别为12.5MHz.25MHz.50MHz和100MHz的时钟信号.这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数...

嵌入式开发

|

FPGA
pll

发布时间：2020-06-13

FPGA学习的四大误区

1.不熟悉FPGA的内部结构.不了解可编程逻辑器件的基本原理.FPGA为什么是可以编程的?恐怕很多菜鸟不知道.他们也不想知道.因为他们觉得这是无关紧要的.他们潜意识的认为可编程嘛.肯定就是像写软件一样啦.软件...

嵌入式开发

|

发布时间：2020-06-13

FPGA大型设计应用的多时钟设计策略阐述

利用FPGA实现大型设计时.可能需要FPGA具有以多个时钟运行的多重数据通路.这种多时钟FPGA设计必须特别小心.需要注意最大时钟速率.抖动.最大时钟数.异步时钟设计和时钟/数据关系.设计过程中最重要的一步是确定...

嵌入式开发

|

发布时间：2020-06-13

FPGA外围电路集成运算放大器实用电路分析(四)

首先.我们简单来介绍下比较器1.12 过零比较器1.13 一般单限比较器1.14 滞回比较器...

嵌入式开发

|

发布时间：2020-06-13

FPGA外围电路集成运算放大器实用电路分析(二)

今天我们更新FPGA外围电路集成运算放大器的第二部分1.5 加减运算电路5.jpg906x336 35.4 KB 1.6积分运算...

嵌入式开发

|

发布时间：2020-06-13

FPGA外围电路集成运算放大器实用电路分析(三)

今天继续更新FPGA外围电路集成运算放大器的信号产生电路.let's go~~1.11 方波发生电路今天的信号产生电...

嵌入式开发

|

发布时间：2020-06-13

首页上一页 317 318 319 320 321 322 323 下一页尾页

从依赖进口到自主创新：AI 电子设计系统如何重塑 EDA 全流程

从依赖进口到自主创新：AI 电子设计系统如何重塑 EDA 全流程

|相关标签

|热门文章

何绪金：如何应用HLS技术加速FPGA逻辑开发

基于FPGA的高频率ADC的实现

基于FPGA的手机控制智能密码锁的设计与实现

Achronix和BittWare推出采用Speedster7t系列FPGA的加速卡

专注于AI核心算法及专用芯片，“深思考”想用IDeepWise打造人工智能机器大脑