Xilinx-EDA365

研发资源 > 标签 > Xilinx

关于高阻态和OOC(out of context)综合方式

XilinxVivado工具支持仅将系统设计的一部分进行综合.即OOC(out of context)综合方式.OOC综合方式的流程就是将设计的某个模块单独完成综合操作.这会带来如下可能性:通过综合实现这个模块的快速迭代.不用综合系...

嵌入式开发

|

发布时间：2020-07-01

参考时钟对SERDES性能的影响

我们知道.SERDES对参考时钟有严格的相位噪声性能要求.通常.SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点.以及性能数据.提出对参考时钟的相位噪声的具体要求.这个要求.通常是以不降低其SERDES性能为依...

嵌入式开发

|

发布时间：2020-07-01

如何使用脚本对Xilinx FPGA编程

最近在做一个GUI的项目.想试着用FPGA实现一个简单的GUI.硬件基本模块和整个硬件系统已经完成设计.但是软件程序上还处在调试阶段.由于程序比较大.FPGA内部的BRAM已经完全不够用了.只能将运行的程序放到DDR DRAM...

嵌入式开发

|

发布时间：2020-07-01

基于FPGA的具有流量控制机制的高速串行数据传输系统设计

摘要:本文介绍了基于Xilinx Virtex-6 FPGA的高速串行数据传输系统的设计与实现.系统包含AXIDMA和GTX串行收发器.系统增加了流量控制机制来保证高速数据传输的可靠性.最后进行了仿真测试.测试结果显示系统可以高...

模拟电路设计

|

发布时间：2020-07-01

基于DS89C450的Xilinx PROM在系统编程设计

可编程逻辑器件(FPGA.CPLD等)广泛用于现代电子设计中.在一个系统中往往会用1片以上的可编程逻辑器件.作为最大的供应商之一.Xilinx公司的器件获得了广泛的应用.基于查找表技术的FPGA在应用时需要外置一个非易失...

嵌入式开发

|

发布时间：2020-07-01

聊一聊FPGA低功耗设计的那些事儿

以下是笔者一些关于FPGA功耗估计和如何进行低功耗设计的知识:1. 功耗分析整个FPGA设计的总功耗由三部分功耗组成:1. 芯片静态功耗,2. 设计静态功耗,3. 设计动态功耗.芯片静态功耗:FPGA在上电后还未配置时.主要...

嵌入式开发

|

FPGA
Xilinx

发布时间：2020-07-01

Xilinx.Arm.Cadence和台积公司共同宣布全球首款采用7纳米工艺

赛灵思.Arm.Cadence和台积公司今日宣布一项合作.将共同构建首款基于台积7纳米FinFET工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片.并计划在2018年交付.这一测试芯片旨在从硅芯片层面证明CCIX能够支持多...

工艺设备

|

发布时间：2020-07-01

基于FPGA的高速通道校正实现

前言当今社会无线通信迅猛发展.无线通信用户激增.要解决通信系统容量.带宽限制等这些严重问题的一个关键技术就是多天线通信技术.这项技术的使用能大幅度地提高无线通信系统的频谱效率和链路可靠性.与单天线系统...

嵌入式开发

|

发布时间：2020-07-01

大咖详谈FPGA.简介.工作原理等

FPGA工作原理与简介如前所述.FPGA是在PAL.GAL.EPLD.CPLD等可编程器件的基础上进一步发展的产物.它是作为ASIC领域中的一种半定制电路而出现的.即解决了定制电路的不足.又克服了原有可编程器件门电路有限的缺点...

嵌入式开发

|

FPGA
Xilinx

发布时间：2020-06-30

如何将System generator与MATLAB进行匹配?

system generator是xilinx公司的系统级建模工具.它是扩展mathworks公司的MATLAB下面的simulink平台.添加了XILINX FPGA专用的一些模块.加速简化了FPGA的DSP系统级硬件设计. 但是对于初学者来说.不知道什么版本的...

嵌入式开发

|

发布时间：2020-06-30

首页上一页 6 7 8 9 10 11 12 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于Xilinx Artix的强悍传输能力

Xilinx滤波器IP核的延时问题

Xilinx发布射频级模拟技术！

生成有效的板支持包

搭建Xilinx FPGA开发环境的方法