×
搜索
每日签到
|
APP下载
|
登录
首页
研发技术
技术分类
嵌入式
模拟电子
电磁兼容
单片机
电池
电源
RF射频
传感器
显示-光电
FPGA/DSP
接口总线驱动
全部
前沿技术
高通5G手机芯片性能测评
高频小信号谐振放大电路时域与频域对比分析
高薪IC设计工程师是如何炼成的?
龙芯发布四款芯片:加速产业布局 中国芯大有可为
为什么我们要用隔离式放大器
热门技术文章
液晶显示器控制设计_含源程序代码
飞思卡尔数字压力传感器实现硬盘驱动存储容量增加
骁龙710为全新层级的智能手机提供用户所需的的顶级特性
解读西部电子设计行业四大亮点
节点转换成本升级,摩尔定律将在2014年被打破?
适用于WLAN IEEE80211a标准的双模前置分频器设计
行业应用
行业应用
医疗电子
物联网
智能电网
汽车电子
工业控制
AI
家电数码
热门应用
物联网网关是智能家居发展的重要支撑
齐聚澳门 ViewSonic优派助阵MDL Macau Dota 2 国际精英邀请赛
龙芯、飞腾、申威进入国企采购目录 但不应过度解读
绝缘电阻极化指数测量方法
阿特斯阳光电力加入 Intertek ‘卫星计划’
最新应用文章
区块链本体跨链技术设计方案解析
机器人技术电路设计图集锦
智能手环怎么用_智能手环使用教程
以IoT联接智能家居和楼宇
工业机器人控制系统由什么组成
绝缘电阻测试仪及兆欧表的组成和选用标准
电子论坛
社区导航
更多>
硬件设计讨论
电磁兼容&安规论坛
射频RF|微波技术
电源技术论坛
信号完整性SI/PI仿真
芯片SIP|封装设计
单片机|MCU论坛
ARM|DSP嵌入式论坛
物联网技术
FPGA|CPLD论坛
MATLAB论坛
器件选型&认证
Cadence Allegro论坛
Allegro Skill开发
Orcad|Concept论坛
Mentor Xpedition论坛
PADS PCB论坛
Altium Protel论坛
PCB封装库论坛
EDA365作品展
PCB生产工艺论坛
电子装联PCBA工艺&设备论坛
IPD流程管理
失效分析&可靠性
元器件国产化论坛
EDA365线下活动区
职业生涯
EDA365原创吧
电巢学堂
电巢直播
研发资源
电子百科
器件手册
设计外包
EDA365 Skill
EDA365 Tools
Xilinx开发者社区
电巢
研发资源
>
标签
>
verilog
基于Verilog简易UART的FPGA/CPLD实现
目标:在xo640上实现一个简单的Uart.能够解析串口数据.并在寄存器中存储.用FIFO实现数据的传递.那么后期可以通过开发板上的串口经CPLD访问各种数据.比如PC=CPLD=EEPROM等等.极大方便后期的开发和调试.测试平...
嵌入式开发
|
verilog
uart
实现
简易
基于
FPGA/CPLD
发布时间:2020-07-01
如何基于设计Verilog FPGA 流水灯?
1 功能概述流水广告灯主要应用于LED灯光控制.通过程序控制LED的亮和灭. 多个LED灯组成一个阵列.依次逐个点亮的时候像流水一样.所以叫流水灯.由于其形成美观大方的视觉效果.因此广泛应用于店铺招牌.广告.大型...
嵌入式开发
|
FPGA
verilog
流水灯
发布时间:2020-06-30
Verilog代码命名六大黄金规则
关于Verilog代码中命名的六大黄金规则.1. 系统级信号的命名.系统级信号指复位信号.置位信号.时钟信号等需要输送到各个模块的全局信号,系统信号以字符串Sys开头.2. 低电平有效的信号后一律加下划线和字母n.如...
嵌入式开发
|
verilog
代码
黄金
规则
命名
六大
发布时间:2020-06-30
Verilog按键消抖的理解
按键在按下时会产生抖动.释放时也会产生抖动.所以在设计键盘扫描程序时必须考虑按键的消抖.我们一般只考虑按下时的抖动.而放弃对释放时抖动的消抖.抖动时间一般为20ms左右.按下的最终结果是低电平.在单片机设...
嵌入式开发
|
verilog
延时
按键消抖
发布时间:2020-06-30
博客园正式支持Verilog语法着色功能
以前在贴Verilog代码时.都只能挑C++或者C#的语法着色.但两者的主题词毕竟不太一样.透过dudu的帮助.我将Verilog2001年的主题词加上了.现在博客园也能漂亮的显示Verilog代码了!!介绍以下是个典型的Verilog代码....
嵌入式开发
|
verilog
语法
博客
功能
正式
支持
着色
发布时间:2020-06-29
Verilog HDL阻塞属性探究及其应用
VerilogHDL中.有两种过程赋值方式.即阻塞赋值(blocking)和非阻塞赋值(nonblocking).阻塞赋值执行时.RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成.计算完毕.立即更新.在执行时...
模拟电路设计
|
verilog
HDL
阻塞属性
发布时间:2020-06-29
PLD/FPGA硬件语言设计verilog HDL
HDL概述随着EDA技术的发展.使用硬件语言设计PLD/FPGA成为一种趋势.目前最主要的硬件描述语言是VHDL和verilogHDL及System Verilog. VHDL发展的较早.语法严格;而Verilog HDL是在C语言的基础上发展起来的一种硬件描...
嵌入式开发
|
硬件
verilog
语言
设计
HDL
PLD/FPGA
发布时间:2020-06-28
ST-BUS总线接口模块的Verilog HDL设计
ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线.结合某专用通信系统E1接口转换板的设计.本文对ST-BUS总线进行了介绍.讨论了ST-BUS总线接口收发模块的设计方法.给出了VerilogHDL实现和模块的时序仿真图....
嵌入式开发
|
verilog
接口
模块
总线
设计
HDL
ST-BUS
发布时间:2020-06-28
verilog中阻塞赋值和非阻塞赋值
阻塞和非阻塞语句作为verilogHDL语言的最大难点之一.一直困扰着FPGA设计者.即使是一个颇富经验的设计工程师.也很容易在这个点上犯下一些不必要的错误.阻塞和非阻塞可以说是血脉相连.但是又有着本质的差别.理解...
嵌入式开发
|
verilog
阻塞
发布时间:2020-06-28
Verilog HDL与VHDL及FPGA的比较分析
VerilogHDL优点:类似C语言.上手容易.灵活.大小写敏感.在写激励和建模方面有优势.缺点:很多错误在编译的时候不能被发现.VHDL优点:语法严谨.层次结构清晰.缺点:熟悉时间长.不够灵活.FPGA优点:设计周期...
嵌入式开发
|
FPGA
verilog
分析
VHDL
HDL
比较
发布时间:2020-06-24
首 页
上一页
2
3
4
5
6
7
8
下一页
尾 页
|
最新活动
浪涌控制:如何通过抑制因子减少寄生效应?
|
相关标签
FPGA
HDL
VHDL
cordic
d触发器
存储器
mac
编程语言
|
热门文章
关于写Verilog的一点建议
PLD/FPGA硬件语言设计verilog HDL
d触发器verilog描述
怎样实现Verilog模拟PS2协议
SystemVerilog语言简介(二)