vivado-EDA365

研发资源 > 标签 > vivado

了解Vivado设计套件集成能力的九大理由分析

您的开发团队是否需要在极短的时间内打造出既复杂又富有竞争力的新一代系统?赛灵思All Programmable器件可助您一臂之力.它相对传统可编程逻辑和I/O.新增了软件可编程ARM处理系统.可编程模拟混合信号(AMS)子系...

可编程逻辑

|

vivado

发布时间：2020-05-16

Vivado使用误区与进阶--在Vivado中实现ECO功能

关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开.继上篇用Tcl定制Vivado设计实现流程介绍了如何扩展甚至是定制FPGA设计实现流程后.引出了一个更细节的应用场景:如何利用Tcl在已完成布局布...

可编程逻辑

|

发布时间：2020-05-16

Vivado Hls 设计分析(二)

在使用高层次综合.创造高质量的RTL设计时.一个重要部分就是对C代码进行优化.Vivado Hls总是试图最小化loop和function的latency.为了实现这一点.它在loop和function上并行执行尽可能多的操作.比如说.在functio...

可编程逻辑

|

发布时间：2020-05-16

基于Vivado HLS的Down Scaler视频系统设计

摘要:介绍一种基于FPGA的 Down Scaler视频系统设计.系统的核心部件采用Xilinx Kintex-7的板载XC7K325T 芯片.系统设计使用Vivado工具.包括使用Vivado HLS进行Down Scaler模块设计.首先按照Vivado HLS的代码规范...

可编程逻辑

|

发布时间：2020-05-16

Xilinx发布Vivado 2014.1版大幅提升生产力

新增自动化UltraFast设计方法和OpenCL硬件加速功能.可有效加速7系列和UltraScale All Programmable器件的运行时间.提供更佳的结果质量 (QoR)和更强大的OpenCL内核支持.并实现自动化的UltraFast设计方法. 北...

可编程逻辑

|

发布时间：2020-05-15

使用Vivado 2017调用Modelsim的详细步骤

Vivado是Xilinx公司的FPGA开发工具.熟悉Xilinx的工程师应该对ISE比较不陌生.但是随着时代的发展.FPGA芯片进步很快.Xilinx也已经宣布不再对ISE进行更新.这就意味着Vivado将在以后的发展中逐渐取代ISE.所以掌握...

嵌入式开发

|

发布时间：2020-05-15

Zynq交叉编译环境链的建立与C程序编写

在Vivado下完之前.先把Zynq的软件编译环境安装好.可以用来重新编译基于Zynq的Linux系统.同时能写基于Zynq的C程序(其实Vivado中的SDK也能实现).下面是具体步骤:1. 电脑原有XP.为了安装Zynq的交叉编译链.又装...

可编程逻辑

|

vivado
Zynq

发布时间：2020-05-15

基于Vivado配置xilinx GTX的步骤

从Vivado开始.配置GTX的时候.多了一个SATA协议支持.但有些小地方还需要自己另外设置.整理了一下.分享给大家.首先打开Transceivers wizard:打开页签.线速率和参考时钟选择.在协议里面选择SATA2或者SATA3.设...

嵌入式开发

|

发布时间：2020-05-15

如何利用Vivado HLS处理许多位准确或任意精度数据类型

我们在设计硬件时.它往往是要求更精确的位宽.例如.一个filter的输入是12位和一个累加器的结果只需要一个最大范围为27位.然而对于硬件设计来说.使用标准的C数据类型会造成硬件成本的浪费.这就会造成我们要使用...

可编程逻辑

|

vivado

发布时间：2020-05-15

C++中常用的复合数据类型在Vivado Hls中的应用方法

在C++中常用的复合数据类型.一种是结构体.另一种就是枚举类型.struct对于struct来说.如果出现在顶层函数.并作为顶层函数参数的时候.struct里的scalar变量就会被映射scalar类型的端口.数组就会被映射为相应的m...

可编程逻辑

|

发布时间：2020-05-15

首页上一页 1 2 3 4 5 下一页尾页

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

Vivado工程经验与各种时序约束技巧分享

调用Vivado IP核的方法

创建ZYNQ处理器设计和Logic Analyzer的使用

vivado中的IP调用 vivado HLS的帧差图像实现

Scaler IP仿真时，所有的输出数据都是0是怎么回事？