EDA 为我们打开了一扇窗口，让我们能去观察上世纪八，九十年代集成电路带动信息产业飞速地发展，印证了摩尔对集成电路每 18 个特征尺寸缩小一半，而集成度翻一倍（造价不变）的预言。

实际上集成电路产业处在信息产业的上游，它要把行业的（IP）知识产权（标准，规范和协议）映射到一个电路与系统可实现的架构，信息产业的中游提供一亇信息产品的（软，硬件）实现的解决方案，信息产业下游的制造业生产出的产品，除了元器件和加工成夲，还要为使用的 IP，付出知识产权的费用。

而集成电路产业链是一个包括设计业，制造业，封测业，材料和装备在内的完整产业链。它不同于半导体器件产业，主要是受半导体工艺和材料的制约，因而更多地是半导体专业人士唱主角。而集成电路产业链更多的是以设计业为龙头，即使是 IDM（集成器件制造商）如英特尔，也是大量的人才集中於前端的设计。

上世纪九十年代，我国集成电路产业的发展，在一批半导体（1956 北大半导体专业）的大伽指导下，做了“907”，“908”………工程，引进大量工艺制造线，而设计业跟不上，等于是“无米之炊”。最后也是无效的投资。直到 2000 年国务院出台了 8 号文件，明确了集成电路设计业是集成电路产业链的龙头，又在全国建了八个产业化 IC 设计中心，才有了转变。

在中国政府主导（产业政策和土地与财政的支持），民间资本的投资紧跟，在加上产（集成电路产商），学（高等院校）和硏（研究所）的通力协作。在中国，所谓集成是集“官员，资夲和产学硏”之大成！

人才和 EDA 工具——集成电路设计业的两个要素

人才，对集成电路产业不仅仅是科技，工艺人才，还包括经营与管理人才。应该说，改革开放以来，我们教育部门的贡献是人才培养基本上满足了改革开放对人才的需求，不足的是高端人才欠缺，尤其是领军人物奇缺！王阳元院士对集成电路人才的培养支招，”指出一是微电子专业培养；二是支持电子设计工程师跨界进入集成电路设计业；三是引进高端集成电路领军的海外归国人才。”是非常有建设性的。后来建设“示范性微电子学院”，把微电子学科从二级升级为“一级学科”都是在人才培养上下功夫。

但集成电路设计业除了人才， EDA 是 IC 硏发的拳头产品，“工於善基亊，必先利其器”嘛！侭管我们在上世纪八十年代就集中力量在北京组织了“熊猫系统”的研发，但快 35 年过去了，国内 EDA 市场仍然被国外三大厂家 Synopsys；Cadence ；Mentor Graphics）所垄断。不是我们的人不行，而是硏发的方针出了问题。

一个是”总是仿”，仿得连界面都差不多，殊不知用户習惯了三大外商的 EDA 工具，你就是和他们差不多，使用習惯了，用户也不想换国产的 EDA 工具。再加上三大厂商在大学开展“大学计划”，让大学生習惯了三大产商的 EDA 工具，会用三大产商工具的大学生就业也是个优势。

另一个就是方向不对，和国外三大商产商争后瑞（自动化）的 EDA 工具的研发，别人己经有了固定的优势，通常集成电路制造商需要解决的问题，三大产商的技术储备和服务都有优势。所以，要发展国内的 EDA 产业，只能变道超车，走集成电路设计前端的设计智能化的路。看准 AI 的巨大市场和各 AI 产业的专有的 IP 包，把 AI 各行各业的 IP 包转换成集成电路可实现的电路架构，实现电子设计的智能化（EDI）。可能是一个值得关注的发展方向！

如果说 EDA 解决电子设计工程师跨越“半导体”工艺的障碍，进入集成电路设计。这是向集成电路设计的后端的工艺映射，解决电子设计自动化（Automation）的问题！那么 EDA 工具发展的另一个是方向是在设计的前端，觧决大量 IP 包映射到集成电路的架构设计，这种高层次的综合，觧决的是电子设计智能化！即 EDI（Intellinge）。

集成电路产业是需要集成电路产品的量的支持的，移动通信的平台为集成电路的发展提供了一个巨大的平台（数以几十亿计的手机），从 4G 到 5G，还是在现有的移动平台上，集成电路产品的量不会有实质性的变化。只能瞄准下一个市场——AI，人工智能是下一个巨大的集成电路市场，车载移动平台对集成电路的需求远远地超过手机，还有万物互联，智能制造，基于声音和图像的智能处理和机器人…………，都会对集成电路提出产业化的需求。可以说”AI is Chip”一点也不过份，AI 的各种 IP，通过 EDI 映射到电路与系统的架构，然后通过 EDA 映射到芯片制造。反过来实现了 AI 的各种 IP 包的芯片又支持 AI 的产业化。总之，需要更多更好的 IP，芯片才能上市快，成本低。

IP 会成为 EDA 公司的重要创利点，而 fabless 会沦为组装公司。IP 年营业额 2．5 亿美元的 Synopsys 认为，整个系统该怎么验证只有该项目的设计人员才知道该芯片要实现什么样的功能；另外，软硬件协同验证也发生了变化：一款有一百万行软件代码的芯片，而 fabless 却没有一百万行的 RTL 代码，在芯片中的软件比硬件更复杂时。芯片设计厂商必须自己做芯片中的软件。

在 EDA 工具从自动化向智能化发展的过程中，电子设计逐渐“软化”，即”软件定义的芯片”，越来越有利于解决“可重构”和”异构并存”的架构定义。以过去我们在 FPGA 平台上做电路与系统为例，因为硬件是可编程的，所以设计主要是编程，实现不同设计规范的算法到 FPGA 架构的映射，为此去开发在 FPGA 架构上运行的各种 IP 包！同理，在多核的 CPU，GPU 的架构上开发电路与系统也是做编程，实现软件定义的硬件设计。

只不过现在我们从专用集成电路设计的角度，实现“算法到架构的映射”，需要一个更高层次的编译平台（姑且我们把它称着 AI Compiler）。那么，这个平台的普惠性，时效性和安全性都是我们十分关注的！

“近几年人工智能、机器学习快速发展，加上量子运算等更为先进的技术，对于解决过去的问题带来了全新的视野。”新思科技 AI 研究室主任廖仁亿表示。“但随着大家对人工智能的期望越来越高，加上海量数据的持续增长和无处不在的场景应用，人工智能加上人类智能的赋能，帮助我们用更智能的工具，来设计日益复杂且更为强大的人工智能芯片，为芯片设计带来全新的挑战和机会。”

全球三大 EDA 软件巨头眼里的芯片设计挑战

Cadence 认为：

软件对半导体公司来说是个新挑战，因为他们传统只设计硬件，现在还要设计软件。为此，Cadence 希望帮助半导体公司解决三个层次的问题：

1. 系统实现，包括早期的软件开发，系统级的验证和纠错；

2.SoC（片上系统）实现，帮助客户去解决 SoC 中底层软件的开发，以及与器件相关的软件开发；

3. 芯片实现层次，主要解决传统的低功耗等。

尽管 Cadence 拥有从 IC 设计到 PCB（印制电路板）系统设计一整套平台，但还需要整个产业的合作，诸如 IP 供应商、IP（知识产权）和设计服务公司、代工厂、与硬件相关的软件（其中还包括了 Cadence 的 EDA 同行们的软件）。

Mentor Graphics 认为，

当芯片设计规模有望达到 400 亿晶体管时，要解决的重要技术如下：

1. 硬件仿真技术（emulation）：

用硬件来设计硬件，就像机器人自己在设计一个人一样。我们大幅度地使用硬件来提高整个验证的效能。

2. 系统设计：

在 SoC 设计中大量使用 CPU 核，ARM 核、MIPS 核等等，通过软硬件协同仿真，可以大幅提高系统设计的效率(CPU 在进行系统级仿真时避免比较耗时的 RTL 仿真，我们可对 CPU 的指令集建模)。其次，通过提早开发软件，直接在 EDA 平台上实现产品原型。而且 EDA 平台实现传统硬件原型无法达到的偵错能力。因为软硬件协同时可以让系统时钟停下（或者步進）来纠正软件的 Bug，並具体指出哪个 CPU 的哪条指令导致硬件和软件的问题。

3. 物理设计与验证：

Mentor 的 Calibre 整合自动布局布线和物理验证流程，这样大幅度提高物理验证的速度。

4.ESA（嵌入式软件自动化）：

使流片／制造不因晶体管数量大而明显增加芯片的制造和研发成夲，反而是软件开发的成本在上升。例如手机上越来越多的应用程序。如何加快软件开发的速度，以及如何能够减少软件的开发成本？Mentor 的 ESA 愿景是解决这方面的问题。

Synopsys 指出：

其一，设计成本越来越来自软件和认证，需要 EDA 厂商和代工厂一起来解决。

其二，是从芯片设计到仿真、验证再到流片，软件和验证的时间占了流程一大半，需要着力提升设计效率。

其三，是低功耗设计。

总之三个挑战都需要好的 IP，芯片才能上市快，成本低。

IP 会成为 EDA 公司的重要创利点，而 fabless 会沦为组装公司。IP 年营业额 2．5 亿美元的 Synopsys 认为，整个系统该怎么验证只有该项目的设计人员才知道该芯片要实现什么样的功能；另外，软硬件协同验证也发生了变化：一款有一百万行软件代码的芯片，而 fabless 却没有一百万行的 RTL 代码，在芯片中的软件比硬件更复杂时。芯片厂商必须自己做芯片中的软件。

IC 设计必需 EDA、它也是最重要的工具。随着 IC 设计复杂度的提升，新工艺的发展，EDA 行业有非常大的发展空间。EDA 行业需求的人才(工具软件开发人才，工艺及器件背景的工程师、熟悉 IC 卡设计流程的工程师、数学专业人才、应用及技术支持人和投资，营销和菅理类人才)的就业面相对窄，但稳定性非常高。

并购是 EDA 厂商的资夲运作，也是它做大做强的途径

在过去的六年里，EDA 经历了另一次颠覆，就像 2001 年 Synopsys 收购 Avant！一样，这让 Synopsys 成为 EDA 引领者。

直至今日。或者说像 2009 年聘请著名风险投资家 Lip-Bu Tan 担任陷入困境的 EDA 先锋 Cadence 设计系统公司的首席执行官。在 Lip-Bu Tan 执掌下的 Cadence，绝对是 EDA 历史上最繁荣的公司。

2017 年，西门子以 45 亿美元收购了 Mentor Graphics，股价溢价 21%。收购传闻曾经一直围绕着无晶圆厂半导体生态系统，但没有人会想到它会成为欧洲最大的工业制造公司。最初的传言是，西门子将解散并出售 Mentor，只保留西门子核心业务的一部分，具体地说，他们将出售 Mentor IC 集团。在随后的一次 CEO 圆桌会议上，这些传言被断然否认。现在的 Mentor（包括 IC 集团）是西门子公司战略的一个组成部分。

虽然 Mentor 是最大、最具颠覆性的 EDA 收购，但还有许多其他收购。EDA 一直专注于非有机增长（收购），我们通过 EDA Merger and Acquisitions Wiki 跟踪收购。

Synopsys 是最大的收购 EDA 公司的公司，收购 EDA 和 IP 公司以及半导体生态系统以外的公司。过去 6 年，Synopsys 收购了 10 家涉及软件安全和质量的公司，包括 2017 年以 5.47 亿美元收购 Black Duck Software。Synopsys 总共收购了不止 88 家公司，我们预计收购热潮还将继续。

Mentor 财务报告不再公开，但内部消息人士称，自收购以来，该公司的营收增长远远超出了西门子员工的预期。一些人估计，这一增幅可能高达 25%。自从宣布收购 Mentor 以来，Synopsys 和 Cadence 也一直在蓬勃发展，营收和市值都以一种非常不符合 EDA 的方式攀升。Synopsys 的股价几乎翻了一番，Cadence 的股价更是翻了一番以上。显然，华尔街对 EDA 重新产生了应有的兴趣。毕竟，EDA 是电子产品的起点。

在过去六年里，EDA 的另一个重要变化是客户组合。继苹果之后，系统公司现在正在掌控自己的芯片命运，开发自己的芯片。我们在 SemWiki 上看到了这一点，增加了我们不断扩大的读者群。随着 IP、AI、Automotive 和物联网细分市场的快速增长，系统公司现在主导着我们的受众。

EDA 云平台（云—边缘—终端）

系统公司也在改变购买 EDA 工具的方式。系统公司可以从 Synopsys、Cadence 或 Mentor 购买完整的工具流和 IP，而不是购买 point 工具和组装定制的工具流（这是无晶圆传统）。对于首次涉足芯片设计领域的公司来说，客户支持的“单点联系”（One throat to choke）的概念是一种非常有吸引力的商业策略。

系统公司是云计算中 EDA 的理想选择，在多次尝试失败后，EDA 终于实现了。从 20 多年前的虚拟 CAD（VCAD）开始，到 10 年前的托管设计解决方案（HDS），以及在台积电、亚马逊、微软和谷歌作为合作伙伴的 2018 年 Cadence Cloud 的发布，Cadence 已经涉足云计算领域多年。2019 年，他们发布了 Cloudburst 平台，这是 EDA 迈向全面云实现的另一个重要步骤。

系统公司也不受传统无晶圆半导体公司的利润挑战的约束。例如，苹果可以为高级工具和支持支付更高的价格，而不需要通知他们的底线。因此，EDA 公司通过提供 IC 工具和系统级设计工具并将其集成来满足系统公司的需求。最近对 Synopsys 的收购表明，基于系统的软件开发也是 EDA 的目标。

EDA 在过去的六年中取得了 EDA 历史上前所未有的繁荣，并将继续如此，因为半导体和电子产品无疑将继续主导着现代生活。

提出的问题

(AI 可否引导电子设计从自动化迈向智能化)

突破冯诺伊曼架构的瓶颈的几个好兆头。

第一个问题：在芯片设计领域 AI 技术能不能助力硬件设计软化？目前的问题之一是电路设计完成之后，必须要花很多时间去做版图设计(P&R)生成 GDS，这就好像要你亲自把你的设计的 Verilog 代码翻译成机器码。

第二个问题就是设计复用问题。如果芯片设计能像软件开发，很多函数都有现成的函数库，编程时只要调用一下就行了。而不像现在这样，芯片领域目前绝大多数模块都必须从头开始设计，很难实现设计复用。

如果这两个问题能得到解决，那么对整个行业的创新和自我迭代效率都能带来深远影响。

DARPA2018 年在 ERI 峰会上提出的两个项目 IDEA 和 POSH 就是针对这两点，其终极目标是实现在 24 小时内即可实现全自动设计迭代。

IDEA

针对的是全自动芯片版图生成器。包括数字、模拟和混合信号电路的版图生成自动化。因此，DARPA 希望能在这个领域有所突破。他们资助 Cadence 的 David White 组(两千四百万美元的资助)。Cadence 表示将在 Virtuoso 工具中加入更多机器学习和人工智能来帮助版图生成自动化。

POSH

DAPAR 另一个目标(POSH)是针对开源硬件项目。“POSH 的终极目标是让高性能 SoC 设计普惠化。POSH 希望能发展出可持续的开源硬件生态以及相应的验证工具。POSH 同时希望能提供一个经过广泛认证的开源硬件基础模组库，大家都可以自由调用这些库里的模块，从而避免在硬件领域重复设计的问题。建立从 RTL 级到系统级别的设计庫，借助于 COMPILER，编辑调用和综合优化，以最高的效能实现一个片上系统。

SDH(software defined hardware)

DARPA 关注的弟三个重点是软件定义架构 SDH 和 domain-specific 片上系统（domain-specific SoC，DSSoC）。在芯片架构创新领域，软件定义架构和 domain-specific 可谓是“阴”与“阳”，阴阳互生，在矛盾中发展。在架构发展历史上，我们看到软件定义可配置的通用架构遇到瓶颈，然而 domain-specific 架构又遇到利用率低的问题。于是 domain-specific 的可配置架构将会成为主流。它提倡解决计算机系统和安全问题更多地依靠软硬件协同设计。与通用的脚本语言 python 相比，软硬件协同优化可以 6 万倍的提升计算机系统和安全性能。

按特定领域优化引出 DSA（领域特定架构）。设计 DSA 处理器需要比通用处理器更多的领域相关知识，例如：

机器学习的神经网络处理器；

图形和虚拟现实的 GPU（俗称显卡）；

可编程的网络设备。

希望实现领域特定语言、计算机体系结构和芯片的软硬件协同的垂直整合。正像在 RISC-V 中考虑 DSA 需求並预留了大量的 op code。另一个协同设计的例子是英伟达的深度学习加速器。

RISC-V 很可能是第一个进行软硬件协同设计的架构。

自由和开放的架构以及实现开源(Linux 是开源的)：RISC-V 指令集是组件化和可扩展的；整个软件从下到上都是完全开源的（可以修改的）；不同的设计师共同做同一个架构的处理器，可以实现敏捷的芯片开发。

为此，图灵奖首次颁给了计算机体系结构，在 AI 硬件架构设计火热的今天，2017 年图灵獎颁发给了前斯坦福大学校长 John L. Hennessy 和加州大学伯克利分校退休教授 David A. Patterson，以表彰他们在计算机体系结构的设计和评估方面开创了一套系统的、量化的方法。在 AI 硬件架构设计火热的今天，荣获图灵奖最感叹他们的自我突破，从 RISC、RAID、NOW 到 IRAM，体系结构推陈出新才是其他应用技术发展的源头活水。

Hennessy 和 Patterson 于 2018 年 6 月 23 日（周六）在加州旧金山举行的 ACM 年度颁奖晚宴上正式接受 2017 ACM A.M. 图灵奖的颁奖。ACM 主席 Vicki L. Hanson 说：“他们基于 RISC 的高能效处理器的贡献使得移动和物联网革命成为可能。过去的 25 年里，他们开创性的教科书影响了一代又一代的工程师和计算机体系结构设计师。”

AI 的开放平台和普惠 AI，促成了我们对 AI 安全性的关注。

Open AI 平台

Sutskever 最初硏究的序列建模应用于语音，文本和视频，非常实际的应用就是机器翻译。2014 年，Sutskever 与谷歌研究员共同提出 Seq2seq 学习（Sequence to Sequence Learning）。还使循环神经网络（RNN）应用于 AI 语言任务。他又加入了 Google 开源库 TensorFlow(世界上最流行的机器学习系统)的开发，将它用于大规模机器学习，还用数据流图来描述计算并与各种计算设备连接(CPU，GPU 和定制设计的 ASIC、称为张量处理单元的 GoogleT)。在谷歌，Sutskever 协助 DeepMind 的研究人员开发“AlphaGo”，展示出超越人类的强大的智能。

OpenAI

他意识到人类需要一个组织，一个非营利组织实现人工智能的使命。于是，在 2015 年 12 月 Sutskever 和 GregBrockman（现为 OpenAI 首席技术官）共同创立了 OpenAI，目标是“以最有可能造福人类的方式推进数字智能并使之成为一个整体”。他们创建了一个名为 Universe 的软件平台，用于测量和训练全球各地的人工智能系统，旨在让机器人学习不同的策略。

关于 AI 的安全性

史蒂芬·霍金（物理学家）：我们现有的人工智能初始形态确实对我们有帮助，但我认为人工智能的全面解放会给人类写下绝笔。

埃隆·马斯克（特斯拉 CEO）：人工智能是对人类文明的根源性威胁。

比尔·盖茨（微软创始人）：我认为对人工智能有所忌惮是对的，但我不认为我们在发展人工智能后，它就一定会和人类发展背道而驰。

人工智能安全研究也属于 OpenAI 研究的范畴。两年前，OpenAI 列出了许多关于确保现代机器学习系统按预期运行的研究问题。

Tegmark 也指出：“现在，觧决 AI 安全问题非常困难，或许需要 30 年才能攻克，而且我们必须现在就开始着手解决它们。” Tegmark 创办的“未来生命研究所“发起抵制 AI 武器化的行动，包括马斯克和哈萨比斯在内的 2000 多名 AI 学者在斯德哥尔摩 IJCAI 上签署宣言，让 AI 的安全性话题再度受到关注。

伦敦大学学院（UCL）计算机科学系教授汪军也指出，普惠 AI 的安全性包括两个层面。第一个层面是鲁棒性，即在特殊环境中使用 AI 是不是比较好。其次才是通常意义上讲的安全层面。

普惠的 AI

信息化之后必然的趋势是智能化。数据流转分享、算法成本下降，算力安全可靠，才能使 AI 普惠。

第一部分是数据的来源，数据本身要质量高，成本要低；

第二部分是算法，算法设计和训练调参的人工成本也很贵；

第三部分是计算的能力，用大量计算平台和 AI 芯片都有价格因素！

解决的途径：

数据靠流转和分享；算法靠使用；计算的安全性、可靠性以及对隐私的保护等，也是 AI 普惠化过程中面临的问题。

AI 如何普惠？

普惠 AI 需要降低门槛，从 AI 的基础要素数据、算法、算力三个层面入手；

普惠 AI 需要完善工具，提高可用性与可教授性；

普惠 AI 需要做到安全性，确保 AI 是有益的。

把普惠 AI 分成通用 AI，比如说语音识别、机器翻译、人脸识别这样的领域，可以无成本复制。

专业化普惠 AI 开放的平台，是在一定的专业背景下研发的个性化的方案。如科大讯飞推出以语音交互技术为核心的人工智能开放平台，为开发者免费提供语音识别、语音合成等语音技术 SDK。

“华为云“提出了“普惠 AI”的概念，让大家都“用得起、用得好、用得放心。以及’teachable’——未来人人都应该能够教授 AI 做自己想让 AI 做的事情。”

“云平台，边缘管控和个人终端”可能是我们即将面临的“EDA”产业。

归纳一下，电子设计的智能化、编程化、计算机体系结构设计的软硬件协同、建立 AI 的开放平台、普惠的 AI 和 AI 的安全性，从上面六个方面将 2018 年以來较为关注的论述做了个综述。是想说明电子设计从自动化向智能化演進已经成为了一种潮流。我们搞电子系统的人，用芯片设计的工具实现一个片上系统集成的设计师和工程师，要关注“AI COMPILER 创芯平台！”

写在后面

EDA 是 IC 设计必需的、也是最重要的工具。随着 IC 设计复杂度的提升，新工艺的发展，EDA 行业有非常大的发展空间。EDA 行业需求的人才(工具软件开发人才，工艺及器件背景的工程师、熟悉 IC 卡设计流程的工程师、数学专业人才、应用及技术支持人和销售类人才)的就业面相对窄，但稳定性非常高。